2.7 控制时钟偏移

整个芯片中时钟信号到达各级电路的时间差即为时钟偏移
短路径问题：即逻辑单元速度快，输出数据比时钟传播到下个逻辑单元还要快，就会造成数据丢失逻辑功能出错。

• 解决方法：

1. 人为添加布线延迟，pcb上即是等长绕线。
2. 时钟反转，在发送寄存器上使用加了传输门的时钟，在接收寄存器上直接使用时钟，使得后者更早触发。对于约翰逊计数器和现行反馈以为寄存拿起没有作用
3. 交替使用一个时钟不同沿或者交替使用不同相位的时钟
4. 行波时钟结构，每一个触发器的输出驱动下一个触发器的时钟
5. 平衡线路长度，也就是布线等长