关于 时钟抖动 Jitter 和 偏移 Skew

系统时序设计中对时钟信号的要求是非常严格的,因为我们所有的时序计算都是以恒定的时钟信号为基准。但实际中时钟信号往往不可能总是那么完美,会出现抖动(Jitter)和偏移(Skew)问题。
所谓抖动(jitter),就是指两个时钟周期之间存在的差值,这个误差是在时钟发生器内部产生的,和晶振或者PLL内部电路有关,布线对其没有影响。除此之外,还有一种由于周期内信号的占空比发生变化而引起的抖动,称之为半周期抖动。总的来说,jitter可以认为在时钟信号本身在传输过程中的一些偶然和不定的变化之总和。0Y:L7J
时钟偏移(skew)是指同样的时钟产生的多个子时钟信号之间的延时差异。它表现的形式是多种多样的,既包含了时钟驱动器的多个输出之间的偏移,也包含了由于PCB走线误差造成的接收端和驱动端时钟信号之间的偏移。

信号完整性对时序的影响,比如串扰会影响微带线传播延迟;反射会造成数据信号在逻辑门限附近波动,从而影响最大/最小飞行时间;时钟走线的干扰会造成一定的时钟偏移。有些误差或不确定因素是仿真中无法预见的,设计者只有通过周密的思考和实际经验的积累来逐步提高系统设计的水平。


Clock skew 和Clock jitter 是影响时钟信号稳定性的主要因素。很多书里都从不同角度里对它们进行了解释。

其中“透视”一书给出的解释最为本质:

Clock Skew: The spatial variation in arrival time of a clock transition on an integrated circuit;
Clock jitter: The temporal vatiation of the clock period at a given point on the chip;
简言之,skew通常是时钟相位上的不确定,而jitter是指时钟频率上的不确定(uncertainty)。造成skew和jitter
的原因很多。由于时钟源到达不同寄存器所经历路径的驱动和负载的不同,时钟边沿的位置有所差异,因此就带来了
skew。而由于晶振本身稳定性,电源以及温度变化等原因造成了时钟频率的变化,就是jitter。

skew和jitter对电路的影响可以用一个简单的时间模型来解释。假设下图中t(c-q)代表寄存器的最大输出延迟,
t(c-q, cd)表示最小输出延时;t(su)和t(hold)分别代表寄存器的setup, hold time(暂不考虑p.v.t)差异;t(logic)
和t(logic, cd)分别表示最大的组合逻辑传输延迟和最小组合逻辑传输延迟;
                            新建 Bitmap 图像
在不考虑skew和jitter的情况下,及t(clk1)和t(clk2)同频同相时,时钟周期T和t(hold)需要满足
                        T > t(c-q) + t(logic) + t(su)
                       t(hold) < t(c-q, cd) + t(logic, cd)
这样才能保证电路的功能正常,且避免竞争的发生。如果考虑CLK2比CLK1晚t1的相位,及skew=t1。
则                  t(hold) < t(c-q, cd) + t(logic, cd) - t1
这意味着电路由更大的倾向发生hold time violation;如果考虑CLK1比CLK2晚t2的相位,及skew=-t2,
则                  T > t(c-q) + t(logic) + t(su) + t2
这意味着电路的性能下降了,但由于R2的hold time始终满足,所以不会有竞争的麻烦存在。clock jitter

始终是对性能造成负面的影响,一般设计中都需要专门留取10%左右的margin来保证。

clock uncertainty = clock jitter + clock skew. 

jitter 是 由时钟源产生的抖动。skew是时钟树不平衡引起的到达两个寄存器的延迟差。在cts之后,skew由工具算出,因此sta的时候clock uncertainty 可以设一个比较小的值。另外做hold check的时候因为检查的是同一个时钟沿,因此没有jitter只有skew.


  • 7
    点赞
  • 34
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
### 回答1: RMS积累抖动和绝对RMS抖动都是用于描述数字信号中时钟抖动的参数,但它们所描述的内容略有不同。 RMS积累抖动是指时钟抖动的均方根值,表示时钟抖动的平均偏差程度。例如,当时钟在同一个时段内连续多次偏离其理论值时,RMS积累抖动会增加,高的RMS积累抖动值可能会导致信号传输错误。因此,RMS积累抖动通常用于描述长时间范围内的时钟稳定性。 绝对RMS抖动则是指每个时钟抖动事件的均方根值。每个抖动事件可能具有不同的间隔和方向,因此绝对RMS抖动可以更好地描述单个抖动事件的严重程度。它通常用于描述短时间范围内,例如单个数据包或单个数据段的时钟稳定性。 总之,RMS积累抖动和绝对RMS抖动不同的适用范围,都是用于度量时钟抖动的参数。具体应该根据需求选择不同的参数来描述时钟稳定性。 ### 回答2: RMS累积抖动和绝对RMS抖动是描述电路或设备发出抖动时使用的两个术语。抖动是指信号在传输过程中的时序变化,这种变化可能对设备的性能和功能产生负面影响。 RMS累积抖动是指信号在传输过程中,每个周期的抖动值的平均值的平方根,它表征了信号的总体抖动水平。这个值通常在频率域中被测量,并且可以用来描述为一个设备或电路所引起的抖动情况。 绝对RMS抖动则是指信号在传输过程中各个周期抖动值的平均值平方根,它用于描述设备或电路在特定频率上所引起的抖动情况。相对于RMS累积抖动来说,该值更能反映在特定频率处的抖动水平。 因此,RMS累积抖动和绝对RMS抖动都是在描述抖动情况的时候使用的术语,但它们的计算方式和应用场景不同。对于电路或设备的设计和测试,了解这两个术语的含义和使用方法都非常重要。 ### 回答3: RMS累积抖动和绝对RMS抖动都是描述系统时钟抖动的两个指标。 RMS累积抖动是指系统时钟在一段时间内的平均抖动量的平方根。它表示时钟信号在一段时间内的变化情况,能够反映出时钟的稳定性和连续性。RMS累积抖动的计算方法是在一段时间内采集时钟信号的抖动数据,并对其平方求和,然后除以采样点数并求平方根。 绝对RMS抖动则是指系统时钟在一段时间内最大抖动值的平方根。它表示时钟信号在一段时间内可能会出现的最大偏移量,能够反映时钟的不确定性和可靠性。绝对RMS抖动的计算方法是在一段时间内采集时钟信号的抖动数据,并对其绝对值取最大值,然后对最大值进行平方根运算。 总的来说,RMS累积抖动和绝对RMS抖动都对系统时钟稳定性和连续性进行了描述,但它们的计算方法和表达方式不同,需要根据不同的应用场景选择合适的指标进行评估。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值