基于FPGA的LMK04828配置驱动

1. 专业术语：
   （1）RMS:RMS (均方根)抖动，即正态分布一阶标准偏差的值。 该值随样本数的增加变化不大，因而这种测量较有意义。 但这种测量只在纯高斯分布中才有效，如果分布中存在任何确定性抖动，那么利用整个抖动直方图上的一阶方差来估计抖动出现的可能性就是错误的。
   （2）PLL：（PhaseLockedLoop），晶体振荡器除了可以使用数字电路分频以外，其频率几乎无法改变。如果采用PLL(锁相环)(相位锁栓回路，PhaseLockedLoop)技术，除了可以得到较广的振荡频率范围以外，其频率的稳定度也很高。锁相环PLL是由一个鉴相器（PD）、低通滤波器（LPF）和压控振荡器（VCO）组成。
   1）鉴相器（PD）：在此一电路中，假设fr>fo时，也即是VC0的振荡频率fo比fr低时。此时的相位比较器的输出 PD会如图2所示，产生正脉波信号，使VCO的振荡器频率提高。相反地，如果fr<fo时，会产生负脉波信号。
   
   2） 低通滤波器（LPF）：此一PD脉波信号经过回路滤波器(LoopFilter)的积分，便可以得到直流电压VR，可以控制VCO电路。
   
   3）压控振荡器（VCO）：由于控制电压VR的变化，VCO振荡频率会提高。结果使得fr=f0在f与f的相位成为一致时，PD端子会成为高阻抗状态，使PLL(锁相环)被锁栓(Lock)。
   
   4）分频器：那么PLL是如何实现倍频的呢？其实就是对输出fo作N分频，即fN,将分频后的频率送入鉴相器中与参考频率进行比较。当PLL进入锁定状态时，输出频率fo就实现了倍频，此时fo=N*fi。
2. LMK0482x介绍：
   
   
   
   

（1）写操作：CS为低电平时，SDIO的数据在SCK的时钟上升沿写进芯片，写数据的格式如下所示：
1bit的读写控制位 + 2bit的0 + 13bit的地址 + 8bit的数据
（2）读操作：先写入1bit的读写控制位+2bit的0+13bit地址，然后在接下来SCK的上升沿获取8bit数据；