FPGA学无止境
文章平均质量分 88
FPGA知识积累,包括工具、方法、经验之谈。
优惠券已抵扣
余额抵扣
还需支付
¥99.90
¥299.90
购买须知?
本专栏为图文内容,最终完结不会低于15篇文章。
订阅专栏,享有专栏所有文章阅读权限。
本专栏为虚拟商品,基于网络商品和虚拟商品的性质和特征,专栏一经购买无正当理由不予退款,不支持升级,敬请谅解。
宁静致远dream
这个作者很懒,什么都没留下…
展开
-
(25)时钟专题--->(025)时钟分频
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-18 00:00:00 · 11 阅读 · 0 评论 -
(24)时钟专题--->(024)时钟倍频
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-18 00:00:00 · 16 阅读 · 0 评论 -
(23)时钟专题--->(023)嵌入时钟系统
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-17 00:00:00 · 259 阅读 · 0 评论 -
(22)时钟专题--->(022)前向时钟系统
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-17 00:00:00 · 101 阅读 · 0 评论 -
(21)时钟专题--->(021)同步时钟系统
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-16 00:00:00 · 88 阅读 · 0 评论 -
(20)时钟专题--->(020)同步时钟
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-16 00:00:00 · 71 阅读 · 0 评论 -
(19)时钟专题--->(019)共同时钟系统
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-15 07:21:45 · 428 阅读 · 0 评论 -
(18)时钟专题--->(018)单沿时钟采样原则
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-15 07:17:31 · 379 阅读 · 0 评论 -
(17)时钟专题--->(017)同步时钟
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-12 00:00:00 · 414 阅读 · 0 评论 -
(16)时钟专题--->(016)异步时钟
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-12 00:00:00 · 135 阅读 · 0 评论 -
(15)时钟专题--->(015)时钟域
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-11 00:00:00 · 83 阅读 · 0 评论 -
(14)时钟专题--->(014)行波时钟
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-11 00:00:00 · 323 阅读 · 0 评论 -
(13)时钟专题--->(013)多路复用时钟
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-10 00:00:00 · 231 阅读 · 0 评论 -
(12)时钟专题--->(012)双沿时钟
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-10 00:00:00 · 76 阅读 · 0 评论 -
(11)时钟专题--->(011)单沿时钟
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-08 00:00:00 · 20 阅读 · 0 评论 -
(10)时钟专题--->(010)门控时钟
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-08 00:00:00 · 20 阅读 · 0 评论 -
(9)时钟专题--->(009)时钟树
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-09-09 00:00:00 · 103 阅读 · 0 评论 -
时钟专题--->(007)时钟延时
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-06-15 07:00:00 · 763 阅读 · 0 评论 -
时钟专题--->(006)时钟不确定性
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-06-14 23:24:43 · 770 阅读 · 0 评论 -
时钟专题--->(005)时钟偏斜
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-06-13 00:00:00 · 764 阅读 · 0 评论 -
时钟专题--->(004)时钟抖动
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-06-12 00:00:00 · 250 阅读 · 0 评论 -
时钟专题--->(003)时钟定义
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-06-11 00:00:00 · 45 阅读 · 0 评论 -
时钟专题--->(002)时钟源
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-06-10 00:00:00 · 32 阅读 · 0 评论 -
时钟专题--->(001)时钟介绍
FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,既解决了定制电路的不足,又克服了原有可编程器件门电路数有限的缺点。FPGA设计不是简单的芯片研究,主要是利用 FPGA 的模式进行其他行业产品的设计。与 ASIC 不同,FPGA在通信行业的应用比较广泛。原创 2024-06-09 12:02:55 · 42 阅读 · 0 评论 -
parameter与localparam使用区别
1.1 parameter与localparam使用区别1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)parameter与localparam使用区别;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器原创 2021-03-01 23:35:45 · 730 阅读 · 0 评论 -
Vivado过程文件解释
1.1 Vivado过程文件解释1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)Vivado过程文件解释;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路原创 2021-03-01 23:24:06 · 293 阅读 · 0 评论 -
4G/5G简介
1.1 4G/5G简介1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)4G/5G简介;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(ASIC)领域中的原创 2021-03-01 23:14:23 · 547 阅读 · 0 评论 -
FPGA双沿发送之Verilog HDL实现
1.1 FPGA双沿发送之Verilog HDL实现1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)FPGA双沿发送之Verilog HDL实现;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础原创 2021-02-25 23:21:35 · 372 阅读 · 0 评论 -
FPGA双沿发送之ODDR原语实现
Xilinx FPGA时钟设计1 设计环境(1)Vivado 2019.1软件;(2)笔记本电脑;2 设计功能利用输入50MHz时钟,输出3个用户时钟,时钟频率分别为10MHz、50MHz、100MHz;3 设计原理利用Xilinx FPGA 时钟IP核输出3个用户时钟。4 设计仿真时钟激励 + 时钟模块。5 练习题利用时钟IP核输出200MHz时钟?使用Vivado软件进行功能仿真?...原创 2021-02-25 23:19:43 · 682 阅读 · 0 评论 -
Xilinx FPGA单端时钟设计方法
1.1Xilinx FPGA单端时钟设计方法1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)Xilinx FPGA单端时钟设计方法;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展.原创 2021-02-23 23:13:18 · 522 阅读 · 1 评论 -
Xilinx FPGA差分时钟转单端时钟设计
1.1Xilinx FPGA差分时钟转单端时钟设计1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)Xilinx FPGA差分时钟转单端时钟设计;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础.原创 2021-02-23 23:11:09 · 3661 阅读 · 1 评论 -
利用PLL IP核产生用户时钟
1.1 利用PLL IP核产生用户时钟1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)利用PLL IP核产生用户时钟;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为原创 2021-02-23 23:06:11 · 548 阅读 · 0 评论 -
利用MMCM IP核产生用户时钟
1.1 利用MMCM IP核产生用户时钟1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)利用MMCM IP核产生用户时钟;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是原创 2021-02-23 23:04:31 · 638 阅读 · 2 评论 -
FPGA双沿采样之Verilog HDL实现
1.1 FPGA双沿采样之Verilog HDL实现1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)FPGA双沿采样之Verilog HDL实现;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础原创 2021-02-23 22:49:46 · 736 阅读 · 0 评论 -
Quartus Win10系统USB-Blaster驱动识别解决方法
1.1 Quartus Win10系统USB-Blaster驱动识别解决方法1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)Quartus Win10系统USB-Blaster驱动识别解决方法;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate原创 2021-02-03 23:52:09 · 2843 阅读 · 0 评论 -
Vivado定制DDR3 IP核注意事项
1.1 Vivado定制DDR3 IP核注意事项1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)Vivado定制DDR3 IP核注意事项;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步原创 2021-02-03 23:51:25 · 547 阅读 · 1 评论 -
FPGA系统设计考虑因素
1.1 FPGA系统设计考虑因素1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)FPGA系统设计考虑因素;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路原创 2021-01-29 23:03:54 · 198 阅读 · 1 评论 -
VHDL常用操作符介绍
1.1 VHDL常用操作符介绍1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)VHDL常用操作符介绍;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(A原创 2021-01-29 23:00:07 · 1867 阅读 · 2 评论 -
DDR3初始化时间测试
1.1 DDR3初始化时间测试1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)DDR3初始化时间测试;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用集成电路(A原创 2021-01-24 22:29:56 · 633 阅读 · 0 评论 -
Verilog实现3分频实例
1.1 Verilog实现3分频实例1.1.1 本节目录1)本节目录;2)本节引言;3)FPGA简介;4)Verilog实现3分频实例;5)结束语。1.1.2 本节引言“不积跬步,无以至千里;不积小流,无以成江海。就是说:不积累一步半步的行程,就没有办法达到千里之远;不积累细小的流水,就没有办法汇成江河大海。1.1.3 FPGA简介FPGA(Field Programmable Gate Array)是在PAL、GAL等可编程器件的基础上进一步发展的产物。它是作为专用原创 2021-01-14 22:35:44 · 449 阅读 · 0 评论