![](https://img-blog.csdnimg.cn/20201014180756916.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
VHDL
有术无道
这个作者很懒,什么都没留下…
展开
-
VHDL+LED控制器+50MHZ分频+例化
题目:设计一个LED控制器,能够控制LED以不同速度闪烁,具体要求如下:要求:用实验箱上1个拨码开关SW1做为多路输入端,当拨码开关为高电平‘1’时,LED以1秒间隔闪烁(亮0.5秒,灭0.5秒循环往复)。当拨码开关为低电平‘0’时,LED以10秒间隔闪烁(亮5秒,灭5秒循环往复)。步骤思路一、必要器件1.分频器2.计数器3.选择器二、元件例化设计顶层总结思路先分别写出分频器,计数器,选择器,然后例化3个器件提示:以下是本篇文章正文内容,下面案例可供参考一、必要器件1.分频器代码如下(原创 2021-06-05 10:45:27 · 4780 阅读 · 2 评论 -
VHDL D触发器 4位移位寄存器 例化+仿真(功能时序)
二、操作步骤1.设计一个D触发器library ieee;use ieee.std_logic_1164.all;entity dff1 is port( clk,d:in std_logic; q:out std_logic);end dff1;architecture abc of dff1 isbegin process(clk,d) begin if clk'event and clk='1' then q<=d; end if; ..原创 2021-05-10 19:37:22 · 7966 阅读 · 1 评论 -
一位加法器
library ieee;use ieee.std_logic_1164.all;entity add1 is port (x,y,ci: in std_logic; Co,S:out std_logic);end add1;architecture abc of add1 isbegin S<=ci xor (x xor y); Co<=not(((x or y) and ci) nor (x and y));end abc;原创 2021-05-11 22:45:17 · 1154 阅读 · 0 评论 -
VHDL多路选择器+仿真(简单版)
VHDL多路选择器题目如下多路选择器的顶层设计电路如图1所示。根据真值表,如果输入sel=”01”或者sel=”10”,那么输出将等于对应的某一个输入(c=a或c=b)。然而如果输入sel=”00”或者sel=”11”,那么输出将分别为’0’和”Z”(高阻态)。LIBRARY ieee;USE ieee.std_logic_1164.all;ENTITY mux IS PORT(a,b: IN std_logic_vector(7 downto 0); sel: IN std_lo原创 2021-05-08 10:29:01 · 1665 阅读 · 2 评论