计算机组成原理常见错题

计算机组成原理存储器常见错题

1、某一SRAM芯片,容量为1024×8位,且读写控制线各占1根。除电源和接地端外,该芯片的引脚的最小数目为(A)。
A、21 B、22 C、23 D、24

解析：由于SRAM芯片容量为1024×8=210×8，所以需10根地址线、8根数据线，另外还需读写控制线各一根，以及一根片选线，所以芯片引脚的最小数目为10+8+2+1=21条。

2、某容量为256MB的存储器由若干4M×8位DRAM芯片构成，该DRAM芯片的地址引脚和数据引脚总数是( A)。
A、19 B、22 C、30 D、36

解析：4M×8位芯片有22条地址线，8 条数据线。值得注意的是DRAM采用地址复用技术（地址分2次 发送，使地址线条数减低），地 址线是原来的1/2，地址信号分 行、列两次传送。该DRAM的地 址线为22/2=11根。所以地址引 脚+数据引脚=11+8=19。如果换为SRAM的话，则地址引脚和数据引脚总数是22+8=30

3、假定DRAM芯片存储阵列的行数为r，列数为c，对于一个2K×1位的DRAM芯片，为保证其它地址引脚数最少，并尽量减少刷新开销，则r，c的取值分别是(C)。
A、2048,1 B、64,32 C、32,64 D、1,2048

解析：这个题不太理解

4、假定用若干个2K×4位的芯片组成一个8K×8位的存储器，则地址0B1FH所在芯片的最小地址是（D）
A、0000H B、0600H C、0700H D、0800H

解析：这个题比较复杂也比较难，具体运算如下所示：用2K×4位的芯片组成一个8K×8位存储器,每行中所需芯片数为2,每列中所需芯片数为4，共需8片，先2片一组进行位扩展, 组成4组2K×8位芯片；然后4组 进行字扩展。第1组的地址为 0000H~07FFH；第2组的地址 为0800H–0FFFH；第3组的地 址为1000H–17FFH；第4组的 地址为1800H–1FFFH，可知，地址0B1FH在第二行，且所在芯片的最小地址为0800H。

5、地址总线Ao~A15 ,其中为Ao低位。数据总线D0–D7。用4K×4位的存储芯片组成16KB存储器，则产生片选信号的地址线是(C)。
A、A₂A₃ B、A₀A₁ C、A₁₂A₁₃ D、A₁₄A₁₅

解析：存储器容量16KB=214×8位。芯 片容量=212×4位。存储器有14 条地址线,存储芯片有12条地址线, 因此存储器地址线中的高2位将 作片选信号。A0低位,则存储器地 址线为A₀A₁₃。片选信号线为 A₁₂A₁₃。

6、一个四体并行低位交叉存储器,每个模块的容量是64K*32位,存取周期为200ns,在下述说法中(B)是正确的。
A、在200ns内,存储器能向CPU提供256位二进制信息
B、在200ns内,存储器能向CPU提供128位二进制信息
C、在50ns内,存储器能向CPU提供128位二进制信息
D、在200ns内,存储器能向CPU提供64位二进制信息

解析：低位交叉存储器采用流水线技 术,可以在一个存储周期内连续 访问4个模块,32位×4=128位。

7、交叉存储器实际上是一种()的存储器，它能(A)执行多个独立的读/写操作。
A、模块式、并行
B、整体式、串行
C、模块式、串行
D、整体式、并行

解析：多体并行交叉存储器由多个独立 的、容量相同的存储模块组成, 每个体的读/写过程可以重叠进 行。

8、某计算机使用4体交叉编址存储器,假定在存储器总线上出现的主存地址(十进制)序列为
8005,8006,8007,8008,8001,8002,8003,8004,8000，则可能发生冲突的地址对是(D).
A、8004和8008
B、8002和8007
C、8001和8008
D、8000和8004
解析：每个访存地址对应的存储模块序 号(0、1、2、3)如下所示:

其中,模块号=访存地址%存储器 交叉模块数 判断可能发生访存冲突的规则是: 给定的访存地址在相邻的4次访 问中出现在同一个存储模块内。 因此,根据上表可知8004和8000 对应的模块号都是0,说明这两次 访问出现在同一模块内且在相邻 访问请求中,会发生冲突。