【计算机组成原理】使用VHDL语言设计一个二输入异或门

最新推荐文章于 2024-04-21 15:42:24 发布

此方星河

最新推荐文章于 2024-04-21 15:42:24 发布

阅读量4.4k

点赞数 3

分类专栏：计算机组成原理文章标签：其他

本文链接：https://blog.csdn.net/m0_51426055/article/details/124344873

版权

计算机组成原理专栏收录该内容

3 篇文章 0 订阅

订阅专栏

设计一个二输入异或门

要求如下：

编写VHDL代码

步骤如下：

新建VHDL文件。打开Quartus，点击左上角的NEW，新建一个VHDL文件。
输入代码。在新建的VHDL文件中输入下列代码：

-- 二输入异或门

library ieee;
use ieee.std_logic_1164.all;
entity xor2_v1 is
	port(a, b: in STD_logic;
			f: out std_logic);
end xor2_v1;

architecture behave of xor2_v1 is
begin
	f <= a XOR b;
end behave;

保存并命名。点击运行框，会提示要保存到本地该文件。注意，文件的名称应该与实体类一样，在这里应该为xor2_v1，具体看上面代码。
运行，查看结果。再点击运行按钮，如果这时候出现了如下界面，那么代表运行成功，并没有报错，如果报错了那么就修改。

另外，如果箭头指的地方不是xor2_v1，那么这时候就需要将xor2_v1设置为顶层实体了。右键xor2_v1文件，选择set
as top-leval entity，再运行该文件。