（萌新的数电学习）用 VHDL语言设计一个异或门

最新推荐文章于 2024-04-21 15:42:24 发布

HNU岳麓山大小姐

最新推荐文章于 2024-04-21 15:42:24 发布

阅读量5.4k

点赞数 5

分类专栏： vhdl 文章标签： vhdl 异或门

本文链接：https://blog.csdn.net/qq_45795586/article/details/110991003

版权

vhdl 专栏收录该内容

14 篇文章 3 订阅

订阅专栏

实验背景：异或门是一种用途广泛的门电路。典型应用是作为加法器的单元电路。

VHDL代码
第一种写法：

Library IEEE;--库声明
USE IEEE.std_logic_1164.all;

ENTITY yihuomen IS--实体
 PORT(a,b:IN std_logic;
      y:OUT std_logic);
END yihuomen;

ARCHITECTURE one of yihuomen is--结构体
 BEGIN y<=(a and not b)or(not a and b);
END ARCHITECTURE one;

RTL视图：
在这里插入图片描述

第二种写法：

Library IEEE;--库声明
USE IEEE.std_logic_1164.all;

ENTITY yihuomen IS--实体
 PORT(a,b:IN std_logic;
      y:OUT std_logic);
END yihuomen;

ARCHITECTURE one of yihuomen is--结构体
 BEGIN y<=a xor b;
END ARCHITECTURE one;