verilog中for循环与generate for格式

1、generate for的基本格式

• generate-for语句：
• 1、generate-for语句必须用genvar关键字定义for的索引变量；
• 2、for的内容必须用begin end块包起来，哪怕只有一句；
• 3、begin end块必须起个名字;

`timescale 1ns/1ns
module gen_for_module( 
    input [7:0] data_in,
    output [7:0] data_out
);

genvar i;
 
generate 
    for(i=0;i<8;i=i+1)
        begin: reverse
    assign data_out[i]=data_in[7-i];
        end
endgenerate



endmodule

2、for循环

• for循环语句必须放在always语句块里面；
• i的定义类型位integer

always@(*)
 begin
	for(i=0;i<8;i=i+1)
		data_out1[i] = data_in[7-i];
end