PCIe5.0 AIC CTS测试简介（4）

AIC的CTS测试大致包含8个测试项，从本篇文章开始分别做简单介绍，主要是自己学习总结，方便需要时查看，主要是介绍测试思想，跟实际仪器的操作还有一定距离。

如果有读者看到此系列文章，由于一些术语和原理对读者的PCIe的基础有一定的要求，可能会看不太懂，这种情况可以在评论区留言。

测试项六：Add-in card lane margining

测试目的：验证DUT的RX是否有执行lane margin能力

测试需求：系统主机上安装lane margin tool，tool不仅可以training DUT，还可以读DUT的RX lane margin寄存器的信息。

测试方法：

1、将DUT接入主机

2、主机将DUT training到L0，读取DUT RX lane margin寄存器里的电压margin和timing margin（32G速率下，spec要求不仅支持电压margin，也要支持timing margin，16G速率下，电压margin可以选择性支持）

3、可以通过但不限于调整tx preset、tx jitter、Vswing、channel loss等参数，然后再次读取lane margin寄存器，比对信息是否改变，如果改变则表示测试通过。

测试项七：Add-in card pll bandwidth test

测试目的：验证PLL的bandwidth和peaking是否符合spec规定

测试配置：

1、BERT的refclk接到CBB的refclk in，时钟源需要能提供可以产生0~25M相位抖动的100M时钟。

2、CBB上的logic lane0的TX接到测jitter频率响应的设备。

测试步骤：

1、AIC插到CBB上，32G使用CBB5.0,16G使用CBB4.0，8G使用CBB4.0或CBB3.0。

2、CBB上的compliance toggle output连到CBB上的rx lane0.

3、CBB上电

4、按键切换到需要的速率和需要的preset档位。

5、测量tx输出并确认输出的pattern速率正确。

6、对refclk施加调制，产生0~25MHz的相位抖动。校准调制refclk，使得测量的refclk相位抖动在spec范围内。

7、起始频率设为100kHz，停止频率有两种设置方式，衰减大于等于10dB，或大于等于7MHz

8、每decade最少设置15个点（Sj stepping）

9、分析TX输出，带宽和peaking必须在spec规定的范围内

10、按键切换到需要的下一个速率和preset档位

11、按照4~8步骤测试所有支持的速率。8G和16G测试推荐从P7开始。任一preset档位测试通过便可判定此测试通过。