基于PYNQ实现LeNet（2）通过HLS实现

最新推荐文章于 2024-04-02 15:36:05 发布
最新推荐文章于 2024-04-02 15:36:05 发布
阅读量792 收藏 9
点赞数 1
分类专栏： pynq实现lenet 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_56090952/article/details/129699641
版权
本文档介绍了如何使用vivado_HLS 2018.3在FPGA上实现LeNet神经网络。首先创建工程并设置目标周期时间及芯片型号，接着编写包括卷积、池化和全连接层在内的网络代码，并转换输入以适应全连接层。在HLS中，尽管主要关注C/C++代码，但需注意某些语句在HLS中不可用或有特定编写方式。后续部分将涉及代码的仿真优化。
摘要由CSDN通过智能技术生成

        实现方式为在vivado_HLS上用c编写lenet网络，并添加约束，最后综合成ip来实现部署到pynq上。

        使用软件：vivado_HLS 2018.3，matlab 2022a，vivado 2018.3，xilinx sdk 2018.3

（1）lenet各层网络的编写

        首先打开vivado_HLS 2018.3，创建工程，确认名称和存放文件夹。

 

        然后选择希望达到的目标周期时间和芯片型号，这里选择20ns（即50MHz时钟，先完成目标，再追求速度），芯片型号为xc7z020clg400-1对应pynq开发板

最低0.47元/天 解锁文章
FPGA_player
关注
专栏目录
基于PYNQ实现LeNet（5）HLS IP的导出及上板验证
m0_56090952的博客
03-25 933
然后可以开始导出ip，点击Export RTL，选择Verilog，点击configuration，将Version设置为1.0，这一步是为了防止报错，因为2022年后使用会出现一个官方的bug，导致无法导出ip，当然官方也发布了脚本补丁，不过需要自己去论坛手动下载运行。然后就可以launch sdk，转到SDK开始写代码，先创建一个新的文件main.c，写上需要的头文件，如下。然后打开vivado，创建工程，选择刚刚创建的文件夹，再选择开发板为pynq-z2，确定后完成创建。换图片为7，结果如下。
基于pynq实现Lenet（1）LeNet简介
m0_56090952的博客
03-21 660
本次在pynq上实现的lenet网络为28x28输入，到6个5x5的卷积核，输出6x24x24的特征图（feature map），再到最大池化层（2x2size）输出6x12x12的特征图，输入到16个6x5x5的卷积核，输出16x8x8的特征图，再到最大池化层（2x2size）输出16x4x4的特征图，最后经过三个全连接输出（120，84，10）。池化其实是一个下采样的过程，用来缩小高、长方向的尺寸，减小模型规模，提高运算速度，简单来说，就是为了提取一定区域的主要特征，并减少参数数量，防止模型过拟合。
PYNQ-Classification:用于卷积神经网络的Zynq FPGA上的Python
05-19
项目名： PYNQ分类-用于卷积神经网络的Zynq FPGA上的Python（Alpha版本） 简要描述;简介： 该存储库提供了一个快速原型框架，该框架是一个开放源代码框架，旨在使嵌入式卷积神经网络（CNN）应用程序可以在PYNQ平台上快速部署。 引文： 如果您使用此代码，请引用承认我们： @inproceedings{Wang_FCCM18, author={E. Wang and J. J. Davis and P. Y. K. Cheung}, booktitle={IEEE Symposium on Field-programmable Custom Computing Machines (FCCM)}, title={{A PYNQ-based Framework for Rapid CNN Prototyping}}, year={20
PYNQ学习笔记-在PS端调用FPGA模块
weixin_42691685的博客
08-01 2073
PYNQ简介 PYNQ(Python On Zynq)是一个软件开发框架，指导硬件层、驱动层和应用层之间的接口设计,通过python编程可调用FPGA模块，从而更方便地使用FPGA实现硬件加速等功能。 PYNQ包含两大功能块：PS(Processing System)部分和PL(Programmable Logic)部分。以PYNQ-Z2开发板为例，其PS部分是650MHz双核Cortex-A9处理器，PL部分是Artix-7系列可编程逻辑。 使用PYNQ进行编程的各部分框架关系如下图所示： PYNQ O
基于PYNQ-Z2的手写数字识别卷积加速器设计【持续更新】
一名FPGA芯片设计爱好者的技术博客
04-13 2204
我是 雪天鱼，一名FPGA爱好者，研究方向是FPGA架构探索和数字IC设计。 关注公众号【集成电路设计教程】，获取更多学习资料，并拉你进“IC设计交流群”。 QQIC设计&FPGA&DL交流群 群号：866169462。 目前暂时以视频形式分享设计思路与过程。 （1）滑窗模块设计与仿真 ...
Yolov2在pynq上实现
05-21
PYNQ则是Xilinx公司推出的一种基于Zynq FPGA的开源嵌入式平台，它允许开发者使用Python和硬件描述语言（HDL）来探索和实现计算加速和嵌入式系统设计。 描述中的“pynq-z2复现yolo-v2工程，已经更换了新的权重”指出...
基于PYNQ实现LeNet（6）在jupyter notebook上使用lenet ip
m0_56090952的博客
03-26 815
打开xlenet_pynq.c，之前我们使用XLenet_pynq_Set_img_r和XLenet_pynq_Set_OUT_offset两个函数进行ip输入和输出数据，在xlenet_pynq.c中我们可以看到，操作就是往XLENET_PYNQ_CTRL_ADDR_IMG_R_DATA和XLENET_PYNQ_CTRL_ADDR_OUT_OFFSET_DATA两个地址写入数据，这两个地址可以在xlenet_pynq_hw.h中找到，如下图。首先，在官网上下载SD卡的映像文件，如下图。
卷积神经网络代码（HLS版本）.zip
08-09
关于一些初步卷积神经网络的HLS代码及约束。通过这部分可以了解卷积神经网络在HLS上面的实现。具有一些借鉴意义，想要真正的了解还请参加Xilinx每年的暑期计划。
HLS：卷积神经网络LeNet5的实现与测试
热门推荐
光年之外
05-27 1万+
目录一、引言二、LeNet5的学习三、数学知识补充四、HLS代码设计引言引言 一、引言 1、开发环境。 Windows10、Vivado2018.2、Vivado HLS与Xilinx SDK。 2、LeNet5概述。 1994年，CNN网络，手写字符识别与分类，确立了CNN结构，适合入门。 LeNet5共分为7层： C1，卷积层 S2，池化层 C3，卷积层 S4，池化层 C5，卷积层 F6，全连接层 OUTPUT，全连接层 二、LeNet5的学习 LeNet5每层结构内容的学习。 1°输入层INPU
hls_cnn_samples:HLS CNN
05-13
HLS CNN样本 在Vivado HLS中实现CNN的一些示例代码。 用法 运行软件 先决条件 CMake gcc 建造 mkdir -p build && cd build && cmake .. && make 跑步 # under directory build/ # run LeNet ./lenet 运行Vivado HLS 当前，我们提供一个TCL脚本来构建基于Vivado HLS的硬件设计。 设计文件位于src/accel 。 # Top function is selected as conv_layer_tile_accel_inst vivado_hls tcl/vivado_hls.tcl
LeNet5卷积神经网络训练参数（精度0.985）
06-06
LeNet5神经网络模型在手写数字识别中的识别率很高，通过训练得到0.985精度的参数，可以用于训练更高精度的初始参数。其中卷积核选择表(O：true， X: false)： { O, X, X, X, O, O, O, X, X, O, O, O, O, X, O, O, O, O, X, X, X, O, O, O, X, X, O, O, O, O, X, O, O, O, O, X, X, X, O, O, O, X, X, O, X, O, O, O, X, O, O, O, X, X, O, O, O, O, X, X, O, X, O, O, X, X, O, O, O, X, X, O, O, O, O, X, O, O, X, O, X, X, X, O, O, O, X, X, O, O, O, O, X, O, O, O };
基于PYNQ实现LeNet（4）HLS约束及优化
m0_56090952的博客
03-24 642
使用PIPELINE和UNROLL并行计算后，工程所消耗的周期会大大降低，而工程所消耗的资源量会提高，这就要求我们在资源和时间中取得平衡，在使用这些优化过程中，对代码也有一定要求，有些代码添加优化后并不能得到想要的结果，甚至与没有添加优化的代码综合结果一样，这就需要改写代码或者使用其他优化方法。接下来是接口相关的约束，数据和模块的INTERFACE。还有数据的读取接口，选择m_axi，depth是数据的个数，port是数据，offest设置为slave，bundle为接口名称可自行设置。
PYNQ-Z2部署LeNet加速器，记录一次成功的复现
最新发布
weixin_43201539的博客
04-02 1359
这是一个开源项目，项目地址：https://github.com/awai54st/PYNQ-Classification/tree/master 以及其提供的pynq镜像文件：https://pan.baidu.com/s/1c2EmMvY或者https://drive.google.com/open?id=1A9MrN_zzbHYiIHJvnNQYFc3sXqWZBb6oW
机械学习基础以及在pynq-Z2上部署Faster-RCNN的项目学习3
qq_51441754的博客
10-27 748
项目需要，自用
运用C语言编写Lenet-5（一）
LuoYao_Yang的博客
09-06 2986
在运用Vivado HLS生成IP Core的过程中，HLS只能综合C或者C++语言，之前用于编写卷积神经网络的一直都是运用Python语言，虽然学习过C语言但是对它已经很陌生了，这里详细记录以下用C语言实现lenet-5的过程，希望对大家有所帮助。下面的代码是我在github上下载下来进行阅读的。 1、对卷积的定义 #include "lenet.h" #include <memory...
【FPGA】基于HLS的全连接神经网络手写体识别
qq_52445967的博客
08-16 7238
一 系统分析 1.1 全连接神经网络简介 二 通过HLS 编写全连接神经网络传入权重参数和偏置参数文件 2.1 获得图片、权重以及偏置的参数 2.2 编写C语言的全连接算子 2.3 Slave Interfaces 2.3.1 hls_avalon_slave_component 2.3.2 hls_avalon_slave_register_argument 2.3.3 slave_memory_argument 二 输入图片进行测试并生成IP 2.1 编译、测试 2.1.
HLS：池化运算模块设计与SDK测试
光年之外
04-12 1432
目录一、引言二、初步设计三、优化操作四、AXI_HP接口综合五、上板测试六、补充部分七、时间与参考 一、引言 主要涉及：人工修改C代码来引导HLS工具（为啥改，改哪），AXI_HP接口综合（作为Master），内存申请与共享。 二、初步设计 1、pool.h文件。 #ifndef __POOL_H__ #define __POOL_H__ #include "ap_fixed.h" // 特征图参数 #define K 8 #define OUT_W 50 // 定义两个宏函数 #define MIN
FPGA HLS 卷积单元 vivado电路综合与zynq主机测试
xiongyuqing的博客
11-05 610
给函数参数添加axilite控制端口 Export RTL 生成IP核 新建Vivado工程，导入IP核 开两个HP口用于控制和数据的传输：控制端口AXILite AXI_F和AXI_W用HP口相连，注意要选new AXI Inerconnect：包装，生成product，然后生成bit流文件 zynq 主机程序
c++实现lenet-5 hls
07-25
总之，通过使用HLS工具，我们可以将LeNet-5模型从C语言代码转化为硬件实现，并在FPGA上运行，以提高其性能和效率。这种转换过程需要注意HLS工具的特性和限制，并进行适当的优化和测试，以确保模型的正确性和可靠性。...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值