基于PYNQ实现LeNet（5）HLS IP的导出及上板验证

最新推荐文章于 2023-05-24 16:35:34 发布
最新推荐文章于 2023-05-24 16:35:34 发布
阅读量909 收藏 7
点赞数 2
分类专栏： pynq实现lenet 文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/m0_56090952/article/details/129767275
版权

        在之前的文章中我们完成了LeNet的编写，约束优化，及仿真验证。接下来要进行IP的导出。先打开HLS对我们的IP进行综合，首先点击project setting ，设置好顶层，如图

        然后点击Run C Synthesis，开始综合

        综合完成后，可以查看综合结果，如下。运行一次约4ms，各资源也在范围内

最低0.47元/天 解锁文章
FPGA_player
关注
  • 2
    点赞
  • 踩
  • 7
    收藏
    觉得还不错? 一键收藏
  • 2
    评论
专栏目录
PYNQ框架HLS开发流程备忘
u014798590的博客
12-16 2081
0、设计思路 本文目的是为在PYNQ调用HLS所生成的bit文件所写，旨在明晰整个流程和细节，属于个人学习笔记，将随着工作的开展而逐步更新完善，该文章可能不会对您的工作有所帮助，但也希望您能指出文中的错误，谢谢。 当前将从AXI_Stream图片sobel实验入手（感谢杨工提供的教程），将整个流程进行细化，以供日后自己的bit文件使用。 Tips: 0.1、PS与PL通讯 根据《The Zynq Book》所提到，PL（可编程逻辑）与PS（处理系统）中采用AXI（Advanced eXtensible In
使用HLS生成AXI-STREAM接口的IP核
符小托
02-24 2539
1、打开HLS，新建一个项目create New Project 2、填写好项目位置，之后一路Next到Solution Configuration项，选择自己的板子型号，Finish，我这里选的是Part：xc7z020clg400-2 3、在项目下添加一个.cpp文件和.h文件，并且两个文件的名称一样，我这边定为axis_number_mul.cpp和axis_number_mul.h 4、在axis_number_mul.h下#include "ap_axi_sdata.h"，并且声明一个函数axi
HLS：卷积神经网络LeNet5的实现与测试
热门推荐
光年之外
05-27 1万+
目录一、引言二、LeNet5的学习三、数学知识补充四、HLS代码设计引言引言 一、引言 1、开发环境。 Windows10、Vivado2018.2、Vivado HLS与Xilinx SDK。 2、LeNet5概述。 1994年，CNN网络，手写字符识别与分类，确立了CNN结构，适合入门。 LeNet5共分为7层： C1，卷积层 S2，池化层 C3，卷积层 S4，池化层 C5，卷积层 F6，全连接层 OUTPUT，全连接层 二、LeNet5的学习 LeNet5每层结构内容的学习。 1°输入层INPU
使用Vitis HLS生成 IP核 （verilog版和图形化版）
ECNU_sei_mfj的博客
11-19 2354
使用Vitis HLS生成 IP核 （verilog版和图形化版）
HLS入门实践
zhoushuaiyxlmwan的博客
05-24 3552
HLS(High-Level Synthesis)高层综合，就是将 C/C++的功能用 RTL 来实现，将 FPGA 的组件在一个软件环境中来开发，这个模块的功能验证在软件环境中来实现，无缝的将硬件仿真环境集合在一起，使用软件为中心的工具、报告以及优化设计，很容易的在 FPGA 传统的设计工具中生成 IP。传统的 FPGA 开发，首先写 HDL 代码，然后做行为仿真，最后做综合、时序分析等，最后生成可执行文件下载到 FPGA 使用，开发周期比较漫长。使用 HLS，用高级语言开发可以提高效率。
Vivado-hls使用实例－详细教程
jingjiankai5228的博客
05-29 5510
【引言】 本系列教程演示如何使用xilinx的HLS工具进行算法的硬件加速。 分为三个部分，分别为HLS端IP设计，vivado硬件环境搭建，SDK端软件控制。 在HLS端，要将进行硬件加速的软件算法转换为RTL级电路，生成便于嵌入式使用的axi控制端口，进行数据的传输和模块的控...
Yolov2在pynq上实现
05-21
标题“Yolov2在pynq上实现”揭示了本次讨论的核心主题，即如何在PYNQ平台上运用深度学习模型YOLOv2（You Only Look Once version 2）进行目标检测。YOLOv2是YOLO（You Only Look Once）算法的升级版，它在实时目标...
lenet HLS代码（pynq-z2）
04-18
HLS实现LeNet的代码，适用于PYNQ-Z2开发板。其中LeNet_PYNQ.cpp为顶层，main.cpp为顶层的测试。在实际使用中发现个小bug，多次运行后预测结果会出错，大概原因是某次累加操作结果未清除，仍存在ram中，对下一次计算...
基于PYNQ的HLS版本卷积神经网络硬件架构1
08-08
标题所指的“基于PYNQ的HLS版本卷积神经网络硬件架构1”主要探讨了如何利用HLS在PYNQ平台上构建一个针对Lenet5网络的硬件实现。Lenet5是早期的CNN模型，包含卷积层、全连接层和池化层。 1. **卷积层（Convolution ...
dvs_dbscan_cnn_基于DVS的目标检测算法及FPGA实现_DBSCANFPGA_
09-29
基于DVS的目标检测算法及FPGA实现_DBSCANFPGA_”表明，这是一个关于使用事件驱动视觉传感器（DVS）数据，结合DBSCAN聚类算法和卷积神经网络（CNN）进行目标检测，并在FPGA（Field-Programmable Gate Array）上实现...
卷积神经网络代码（HLS版本）.zip
08-09
关于一些初步卷积神经网络的HLS代码及约束。通过这部分可以了解卷积神经网络在HLS上面的实现。具有一些借鉴意义，想要真正的了解还请参加Xilinx每年的暑期计划。
hls_cnn_samples:HLS CNN
05-13
HLS CNN样本 在Vivado HLS中实现CNN的一些示例代码。 用法 运行软件 先决条件 CMake gcc 建造 mkdir -p build && cd build && cmake .. && make 跑步 # under directory build/ # run LeNet ./lenet 运行Vivado HLS 当前，我们提供一个TCL脚本来构建基于Vivado HLS的硬件设计。 设计文件位于src/accel 。 # Top function is selected as conv_layer_tile_accel_inst vivado_hls tcl/vivado_hls.tcl
LeNet5卷积神经网络训练参数（精度0.985）
06-06
LeNet5神经网络模型在手写数字识别中的识别率很高，通过训练得到0.985精度的参数，可以用于训练更高精度的初始参数。其中卷积核选择表(O：true， X: false)： { O, X, X, X, O, O, O, X, X, O, O, O, O, X, O, O, O, O, X, X, X, O, O, O, X, X, O, O, O, O, X, O, O, O, O, X, X, X, O, O, O, X, X, O, X, O, O, O, X, O, O, O, X, X, O, O, O, O, X, X, O, X, O, O, X, X, O, O, O, X, X, O, O, O, O, X, O, O, X, O, X, X, X, O, O, O, X, X, O, O, O, O, X, O, O, O };
ThunderGP:FPGA上基于HLS的图处理框架
05-16
ThunderGP：FPGA上基于HLS的图形处理框架什么是新的？ ThunderGP在获得第三名，在79个团队中排名前9。 ThunderGP被接受为 。 阅读 。 包含ThunderGP。 在。 请参阅， ， 。介绍ThunderGP使数据科学家能够在不影响可...
【FPGA学习】静态数码管实验仿真无误但是上板现象错误
weixin_45451974的博客
07-29 1996
FPGA控制数码管静态显示程序，仿真正确但是上板出错
Linux环境下Vivado和HLS功能测试
weixin_43361652的博客
12-04 1317
Vivado和HLS在Linux操作系统下的运行测试，与简单HLS生成的Verilog代码分析，以及HLS编译常见问题解决
pynq框架下自定义ip的使用
quhai1340的博客
02-23 1582
PYNQ框架很方便的实现了python对底层硬件的直接调用，其本身提供的库函数也十分丰富，例如GPIO，DMA之类的IP核都有现成的函数可以直接控制。但对于客制化的挂载在Lite上的IP该如何使用，现记录如下。 1. MMIO 首先对挂载在AXI Lite总线上的IP core的控制无非是基于对控制寄存器的读写，PYNQ提供了MMIO库，可以非常方便的实现PS对PL侧的寄存器读写控制，参考官网说明如下： 了解了这一点后，下面给一个具体的使用例程方便作参考。 2.example 在了解了MMIO的功能后，来
FPGA学习--用Vivado HLS生成IP Core
LuoYao_Yang的博客
08-21 5058
本周开始了FPGA的学习，之前在FPGA上的知识可以说基本上是空白，以下内容仅供参考，如有不恰当之处，欢迎指正。 ** 1、创建工程 ** 1、1在进行生成IP Core之前，首先安装Vivado HLS，这里我安装的是Vivado HLS 2016.4版本。 1、2打开Vivado HLS以后，可点击Creat New Project或者通过File->New Proje...
基于pynq-2开发板使用vivado hls新建（CNN）SOC系统识别手写体
Davemissyou的博客
11-24 2345
#一、按照流程建立SOC系统： ##1、自动添加zynq的arm模块（按图一操作） ##2、点击Run Block Automation，连线，再点击validate design ##3、按流程添加HLS生成的IP； ##4、搜索添加IP； ##5、自动连线 ##6、双击zynq框，选择取数据的口；选择hp0 ##7、步骤，看图说话 二、生成bit文件 ...
c++实现lenet-5 hls
最新发布
07-25
### 回答1： LeNet-5是一种经典的卷积神经网络模型，常用于手写数字识别任务。HLS（High-Level Synthesis）是针对FPGA设计的一种高级综合工具，它可以将高级语言如C/C++代码转化为硬件描述语言。 要实现LeNet-5模型的HLS版本，我们可以按照以下步骤进行： 1. 首先，我们需要将LeNet-5的网络结构进行转换，以适应HLS工具的要求。LeNet-5由两个卷积层、两个池化层和三个全连接层组成。我们需要将这些层的相应操作转化为HLS中的硬件描述。例如，卷积操作可以使用HLS中的乘法器和加法器实现，池化操作可以使用选择器进行。 2. 接下来，我们可以使用HLS工具中的数据流和并行指令来优化LeNet-5的实现。通过合理地划分和并行化计算以及使用流水线技术，可以提高模型的效率和速度。 3. 在转换为HLS代码后，我们可以使用HLS工具提供的仿真功能进行测试和验证。通过在测试数据上运行HLS代码，我们可以确保模型在硬件上的实现与预期输出一致。 4. 最后，我们可以将HLS代码综合为目标FPGA设备上的位文件。通过将生成的位文件加载到FPGA上，我们就可以在硬件平台上运行LeNet-5模型进行手写数字识别任务了。 总之，通过使用HLS工具，我们可以将LeNet-5模型从C语言代码转化为硬件实现，并在FPGA上运行，以提高其性能和效率。这种转换过程需要注意HLS工具的特性和限制，并进行适当的优化和测试，以确保模型的正确性和可靠性。 ### 回答2： Lenet-5是一种经典的卷积神经网络（CNN）结构，由Yann LeCun在1998年提出。要在HLS（高层次综合）中实现Lenet-5，主要需要将Lenet-5网络结构转换为可在HLS工具中使用的硬件描述语言（HDL）。 Lenet-5网络结构主要包含七个层级：两个卷积层，两个池化层和三个全连接层。在HLS实现Lenet-5时，每个层级都需要进行适当的转换。 首先是卷积层。在HLS中，可以使用具有适当参数的卷积内核来表示卷积层。通过在HDL描述文件中定义卷积核的大小、步长和填充，可以实现卷积层。 第二是池化层。池化层的操作可以通过在HDL描述文件中定义池化区域的大小和类型来实现。常用的是最大池化和平均池化。 第三是全连接层。全连接层可以通过使用适当的权重矩阵和偏置向量来实现。在HLS中，可以使用乘法和加法操作来实现全连接层。 最后，在HLS工具中，需要将输入数据流和输出数据流与适当的处理单元（如DSP、BRAM等）进行连接，以实现完整的Lenet-5网络结构。 实现完成后，可以对HLS代码进行综合、优化和验证，以生成可在FPGA上运行的硬件实现。在FPGA上运行Lenet-5可以进行图像分类、目标检测等任务。 总而言之，要在HLS中实现Lenet-5，需要将Lenet-5网络结构转化为HDL代码，并对其进行综合、优化和验证，最终生成可在FPGA上运行的硬件实现。这样就能够利用硬件加速的方式快速处理Lenet-5网络的图像识别任务。 ### 回答3： Lenet-5是一个经典的卷积神经网络模型，常用于手写数字识别任务。HLS（High-Level Synthesis）是一种用于FPGA（Field-Programmable Gate Array）的高级综合工具，可以将C/C++代码转化为硬件描述语言（HDL）。 实现Lenet-5模型的HLS过程主要包括以下几个步骤： 1. 定义Lenet-5的网络结构：Lenet-5由两个卷积层、两个池化层和三个全连接层组成。在C代码中，我们需要定义网络的各层结构、参数和激活函数。 2. 数据预处理：在Lenet-5中，输入图像为32x32的灰度图像。我们可以使用C代码读取输入图像，并对其进行预处理，如图像缩放和归一化等操作。 3. 卷积计算：在C代码中，我们可以使用循环嵌套来实现卷积计算。对于每个卷积层，我们需要定义卷积核的大小和数量，并对输入图像进行卷积操作。卷积操作可以通过计算每个卷积核与输入图像的点积得到输出特征图。 4. 池化计算：在C代码中，我们可以使用循环嵌套来实现池化计算。对于每个池化层，我们需要定义池化窗口的大小和步长，并对卷积层的输出特征图进行池化操作。常用的池化操作有最大池化和平均池化，可以根据需求选择适合的池化方法。 5. 全连接计算：在C代码中，我们可以使用矩阵乘法和激活函数来实现全连接计算。对于每个全连接层，我们需要定义权重矩阵和偏置向量，并对前一层的输出进行矩阵乘法运算，然后通过激活函数进行非线性映射。 6. 输出结果：在C代码中，我们可以将最后一个全连接层的输出结果与标签进行比较，计算损失并进行反向传播。 通过以上步骤，我们可以使用C语言编写Lenet-5模型的HLS实现。在完成C代码编写后，可以使用HLS工具将C代码转化为HDL代码，以便在FPGA上进行硬件加速计算。这样可以实现Lenet-5模型的高效部署和运行，提高模型的执行速度和计算效率。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 2
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值