Platform Designer各模块（3）

DDR3 SDRAM Controller with UniPHY Intel FPGA IP

（1）PHY Settings（PHY设置）

 （2）Memory Parameters（内存参数）

（3）Memory Timing（内存时序）

（4）Board Settings（板卡设置）

（5）Controller Settings（控制器设置）

（6）Diagnostics（诊断）

总结

各个模块连接完毕后，System -> Assign Base Addresses（分配基本地址）