- 博客(3)
- 收藏
- 关注
RSS订阅原创 TCL五元组
PORT:每个port会占用一个FPGA的外部管脚，成为package pin ,每个package pin都在IObank中。CELL：可以是实例化后的模块，也可以是LUT,DSP48E等资源，它们有相应的PIN。PIN:CELL的输入/输出且为wire型的接口为PIN.
2024-07-30 11:54:15
33
原创 FPGA随记--Fpga约束分类
3.时序约束 （1）时钟周期约束（2）IO延时约束 （3）跨时钟域路径约束 （4）多周期/伪路径约束。2.物理约束 （1）Floorplan约束 （2）引脚分配约束 （3）引脚电平约束。1.调试约束 (1):MARK_DEBUG约束 （2）ILA属性。
2024-07-30 11:49:03
40
原创 频率准确度
通讯设备的收发时钟频率不一致将导致产品的收发时钟之间的相位差不断累积，而收发时钟不可能完全一致，通讯设备一般采用缓冲的方式看来消除这种累积（比如交换机设备会在中继上采用FIFO缓冲，SDH传输在帧结构中采用指针调整机制），但如果这样的累积超出了缓冲的能力范围，就会产生滑码，影响性能；即使不产生滑码，缓冲也有副作用，比如交换时候的延时，SDH指针调整带来的线路时钟抖动等等。在这样的场合，时钟技术的本质就是控制时间和效率，使滑码产生的概率尽可能的减小。
2024-07-30 11:25:56
15
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人