数电期末速通

零、进制与位

• 二进制：B
• 十进制：D
• 八进制：O
• 十六进制：H

一、编码

1.1分类

• 二进制编码
  • ASCII码
  • 可靠性编码
    • 格雷码
    • 奇偶校验码
  • BCD码
    • 有权码
      • 8421BCD码
    • 无权码
      • 余3码
      • 余3循环码

1.2BCD码求解

• 有一个十进制数：
  92.5
• 将每一位展开成一个四位二进制数
  9：1001
  2：0010
  5：0101
• 组合起来
  1001 0010. 0101

1.3格雷码求解

• 有一个二进制数：
  10011
• 将二进制数复制一行
  10011
  10011
• 将下面那行二进制数右移一位
  10011
  10011
• 将上下每一位进行异或操作
  10011
  10011
  110101

1.4奇偶校验码求解

• 首先数数二进制数中有几个1
  101101
  有4个1
• 奇校验：如果二进制数中1的个数为偶数。在末尾补上1作为校验位，反之补上0
  1011011，校验位为1
• 偶校验：如果二进制数中1的个数为奇数。在末尾补上1作为校验位，反之补上0
  1011010，校验位为0

二、逻辑代数运算

2.1代数化简

• 吸收定律

2.2卡若图

• 表格
  • 有这种情况就在位置画1
  • 没有就画0
  • 不可能出现就画x，x可以当成1被圈入
• 最小项=二进制数*所有变量
• 最大项=~最小项

2.3竞争冒险

• 卡若图中：相切不相交的点
• 代数中：
  • 条件：有一对共轭数：A，~A
  • 将除了这对共轭数的其他数赋值，若有：
    • A*~A，则有0冒险
    • A+~A，则有1冒险

2.4Verilog逻辑运算

• A={B,C[2:1]}：将B和C的2到1位进行组合
  • 如：B=1011，C=1010，A=1011 01
• B|C：按位或
• B&C：按位与
• &A：表示取 A 的每一位，进行与运算

三、逻辑集成电路

• 传输门：out=in*C

  • 如果输入信号为A，相当于A*C

• 时序电路

  • 锁存器
  • 计数器
  • 触发器

• SR锁存器

  • 正常工作下禁用00

• JK触发器

  • Q(n+1)=J ~ Q + ~ KQ

• D触发器

  • Q(n)=D

• T触发器

  • Qn+1=T异或Q

• 数字选择器

  • 输出选择端代表的位
    

• 译码器：

  • 将译码端的位置1，其余位置0

CMOS

• 高电平噪声容限：V_OH-V_IH
• 低电平噪声容限：V_IL-V_OL
• 容限大：抗干扰强
• 容限小：精度高

五、时序电路

5.1同步时序

• 激励方程：J、K与Q、输入的关系
• 输出方程：输出与Q、输入的关系
• 状态转移方程：Q_n+1与Q的关系
• 状态转移图表头：状态为Q1Q2/Z，箭头为X
• 摩尔型：系统输出只与Q有关，没有直接与输入有关
  • 无输入无输出
    • 状态转移表为Q1、Q2与Q1n+1、Q2n+1的关系
    • 状态转移图：每个组合为一个状态，从表格左边指向表格右边
  • 有输入有输出
    • 状态转移表为输入、Q1、Q2与Q1n+1、Q2n+1、输出的关系
    • 状态转移图：每个组合为一个状态，从表格左边指向表格右边，箭头为表格右边输入的值
• 梅里型：系统输出与输入有关
  • 圈内只写Q1、Q2，箭头写：输入/输出
  • 状态转移真值表为Q1、Q2与Q1n+1、Q2n+1的关系
  • 状态转移表为：
    • 横坐标：输入
    • 纵坐标：Q1Q2的组合
    • 表格内容：$Q{1}^{n+1}Q{2}^{n+1}/输出$
    • | | 输入 |
    • | 状态 |下一状态/输出|
  • 状态转移图：
    • 表的列为状态，转向下一状态

寄存器

1. TTL与非门输入端下拉电阻：

   • 阻值小于0.k，接入低电平，其余接入高电平
   • 悬空相当于接入高电平

2. TTL接入高电平

• 2.4高电平

• <0.4低电平

3. CMOS接下拉相当于低电平
4. n位地址线，x位数据线，内存=2^n*x