一、只读存储器 1、 狭义的ROM仅指掩模ROM,一般用于存储广泛使用的具有标准功能的程序或数据。 2、 NOR闪存又称线性闪存,特点: (1)可以像SRAM和和传统ROM那样随机读出任意地址的内容。(2)可以对单字节和单字进行编程。(3)以区块或芯片为单位执行檫除操作。(4)拥有独立的数据线和地址线。 3、NAND闪存又称非线性闪存,特点: (1)每次读出以页为单位,因而属于非随机访问的存储器。 (2)存储在其中的指令代码不能够直接在线执行,以页为单位进行编程操作。(3)以数十页组成的块为单位进行擦除操作。
二、并行存储器 1、加速存储器与CPU访问速度的方法: (1)芯片技术:比如突发传输技术,同步DRAM技术和CDRAM技术 等。(2)结构技术:采用并行技术的双口存储器。(3)系统结构技术:比如增加cache,采用虚拟存储器。 2、双端口存储器 (1)逻辑结构: 双端口存储器由于在同一个存储器具有两组相互独立的读写控制电路而得名。 (2) 无冲突读写控制 :当两个端口的地址不相同时,在两个端口上进行读写操作,一定不会发生冲突;当两个端口的地址相同时,在两个端口上进行读操作,一定不会发生冲突。若两个端口同时存取存储器同一存储单元,而且至少有一个端口为写操作时,便会发生读写冲突。 双端口存储器逻辑框图:
无冲突读写控制 :
三、多模快交叉存储器 顺序方式:同一模块,地址连续。某个模块进行存取时,其他模块不工作(受片选的控制),串行。优点: 某一模块出现故障时,其他模块可以造成工作,并且通过增添模块来扩充存储器容量也比较方便。缺点: 存储器的宽带(传输速率)受到了限制。 交叉方式:地址的分配方法与顺序方法不同,当存储器寻址时,用地址寄存器的低2位选择4个模块中的一个,而用高3位选择模块中的8个字。同一模块内的地址都是不连续的,因此速度较快。并行。
四、cache存储器 1、cache:为了解决CPU与主存之间速度不匹配的问题,由高速的SRAM组成。 CPU与存储器系统的关系图:
2、cache的基本原理: (1)CPU与cache之间的数据交换是以字为单位,cache与主存之间的数据交换是以块为单位。 (2)如果CPU的数据在cache中,则称为cache命中,否则,称为cache失效。失效又分为义务失效(冷启失效,不可避免),容量失效(cache内存小了),冲突失效(表相相同)。 (3)cache命中率:
五、主存与cache的地址映射 主要是为了解决地址冲突失效问题。 1、直接映射方式(2路组) 2、组相联映射方式 3、全相联映射方式
六、cache的替换策略 1、最不经常使用的LFU算法。 2、近期最少使用的LRU算法。(最优算法) 3、随机替换。 4、轮转:按预选选择的次序来进行cache替换。
七、cache的写操作策略。 写命中时: (1)写回法又称写返回,数据直接写入cache,仅当数据被替换时才写入主存。(2)全写法又称写穿透,数据同时写入cache和主存。 (3)写一次法。 写失效:(1)写不分配:直接将数据写入主存。(2)写分配: 将数据从主存读到cache中,再写入cache。