Quartus Prime设计4选1数据选择器

4选1数据选择器的设计

仿真代码

仿真代码：
module mux4to1(
  input [3:0] data_in, // 4 个输入数据
  input [1:0] sel, // 2 位选择器
  output reg out // 输出数据
);
always @(*) // 组合逻辑
begin
  case(sel) // 根据选择器值选择对应的输入数据
    2'b00: out = data_in[0]; // 当 sel=00 时，选择 data_in[0]
    2'b01: out = data_in[1]; // 当 sel=01 时，选择 data_in[1]
    2'b10: out = data_in[2]; // 当 sel=10 时，选择 data_in[2]
    2'b11: out = data_in[3]; // 当 sel=11 时，选择 data_in[3]
  endcase
end
endmodule

仿真波形

波形图说明：当sel=00时，选择通道0“data_in[0]”的信号输出；当sel=01时，选择通道1“data in[1]”的信号输出；当sel=10时，选择通道2“data in[2]”的信号输出；当sel=11时，选择通道3“data in[3]”的信号输出。从而实现4选1数据选择器。