DRAM存储器

一.DRAM存储器

 

动态RAM（DRAM）

 

因为该存储器必须定时刷新，才能维持其中的信息不变；

 

DRAM的存储元

 

由MOS晶体管和电容组成的记忆电路；

 

电容上的电量来表现存储的信息；

 

充电—1，放电—0。

 

结构形式

 

四管存储元，单管存储元

 

二.记忆原理

 

读操作

 

字线选中存储元；

 

若存储元中保存数据“0”，即Cs上无电荷；

 

则位线上无电流，读出0；

 

若存储元中保存数据“1”，即Cs上无电荷；

 

则位线上有电流，读出1；

 

写操作，是通过位线上的电流对Cs的充电（写1）、放电（写0）的过程；

 

 

 三.逻辑结构

 

 

 外部地址引脚比SRAM减少一半;

 

存储芯片集成度高，体积小；

 

送地址信息时，分行地址和列地址分别传送；

 

内部结构：比SRAM复杂

 

刷新电路

 

用于存储元上的信息刷新，以行为单位；

 

刷新计数器的位数与行译码器的输出位数相同；

 

行、列地址锁存器

 

用于保存完整的地址信息；

 

使用行选通信号 和列选通信号 锁存地址；

 

 

 

DRAM控制电路的构成

 

地址多路开关

 

刷新时需要提供刷新地址，非刷新时需提供读写地址；

 

刷新定时器

 

间隔固定的时间提供一次刷新请求；

 

刷新地址计数器

 

刷新按行进行，用于提供对所要刷新的行进行计数；

 

仲裁电路

 

对同时产生的来自CPU的访问存储器的请求和来自刷新定时器的刷新请求的优先权进行裁定；

 

定时发生器

 

提供行地址选通/RAS、列地址选通/CAS和写信号/WE。

 

四.读写周期

 

 五.DRAM刷新

 

DRAM的刷新方式

 

集中式刷新

 

在一个刷新周期内，利用一段固定时间，依次对存储矩阵的所有行逐一刷新，在此期间停止对存储器的读/写操作；

 

存在死区时间，会影响CPU的访存操作；

 

分散式刷新

 

也称异步式刷新；

 

在一个刷新周期内，分散地刷新存储器的所有行；

 

既不会产生明显的读写停顿，也不会延长系统的存取周期；