《数字逻辑》实验——时序电路设计

一 实验目的

1. 掌握时钟的使用方法
2. 掌握锁存器和触发器的原理
3. 掌握计数器模块的设计方法
4. 掌握移位寄存器的设计方法
5. 掌握存储器阵列的设计方法
6. 了解点阵屏在数字电路中的应用
7. 理解时序电路设计在应用场景中的作用

二、实验记录

实验1：设计一个二进制倒计时器

该实验的重点是设计寄存器，设计寄存器需要SR锁存器、D锁存器、D触发器。

SR锁存器如下：

D锁存器如下：

D触发器如下：

 最终寄存器如下：

 倒计时器如下：

给定初始指9，利用比较器设定下限值为0，上面利用减法器依次减一，减为0后又重复从9减至0七段数码管上将循环显示9—8—7—6—5—4—3—2—1—0—9...，当我们按下按钮时，恢复初始值9。 

三、总结：

        在这个实验中，我们成功地设计了一个二进制倒计时器。这个倒计时器的设计过程涉及到了多个重要的数字电路元件，包括SR锁存器、D锁存器和D触发器。这些元件的设计和实现是实验的关键部分。

        我们首先设计了SR锁存器，然后是D锁存器，最后是D触发器。这些元件都被整合到我们的最终寄存器设计中。然后，我们利用这个寄存器来构建倒计时器。在倒计时器的设计中，我们设定了初始值为9，并利用比较器设定了下限值为0。然后，我们利用减法器使得数值依次减一，当减到0后，又重复从9开始减。这个过程在七段数码管上显示，形成了9-8-7-6-5-4-3-2-1-0-9…的循环。当我们按下按钮时，数值会恢复到初始值9。

        这个实验不仅让我们理解了如何设计和实现基本的数字电路元件，还让我们学会了如何将这些元件整合到更复杂的系统中。这个实验对于我们理解数字电路设计的基本原理非常有帮助。