DDR4 SDRAM - 初始化、训练和校准介绍
由于 DIMM 上的每个 DRAM 位于不同的距离,因此当发出 时,DIMM 上的每个 DRAM 将在不同的时间看到该命令,随后来自每个 DRAM 的数据在不同的时间到达 ASIC/处理器。在初始校准期间,ASIC/处理器计算每个DRAM的延迟,并相应地训练其内部电路,以便在正确的时刻锁存来自各种DRAM的数据。因此,它们是可调的。因此,从 ASIC/处理器的角度来看,DIMM 上的每个 DRAM 内存都位于不同的距离。或者从DIMM的角度来看,对于DIMM上的每个DRAM,时钟和数据之间的偏差是不同的。
原创
2023-08-31 16:27:59 ·
1596 阅读 ·
0 评论