- 博客(20)
- 收藏
- 关注
RSS订阅原创 TDR信号debug应用
信号源发出一个连续扫频的正弦波，同时测量入射电压和反射电压的矢量比，获得DUT对频率函数的响应，然后进行IFFT逆傅里叶变换，得到时域上的冲激函数，把冲激函数积分，即可得到阶跃的TDR信号。因为log指向DQS，毕竟DQS是参考时钟的，如果时钟有问题，说不定DQS也会有问题，从这个层面讲，还真是有关联的。因此，TDR就派上用场了，只不过不是用它来测试Trace的阻抗值，而是利用TDR时延的原理，TDR的脉冲走到走线的末端开路后，会全部反射回来，这样一个来回的时间相当于2倍走线的时延。
2024-01-31 04:18:33
688
原创 DDR4 SDRAM - 初始化、训练和校准介绍
由于 DIMM 上的每个 DRAM 位于不同的距离，因此当发出 时，DIMM 上的每个 DRAM 将在不同的时间看到该命令，随后来自每个 DRAM 的数据在不同的时间到达 ASIC/处理器。在初始校准期间，ASIC/处理器计算每个DRAM的延迟，并相应地训练其内部电路，以便在正确的时刻锁存来自各种DRAM的数据。因此，它们是可调的。因此，从 ASIC/处理器的角度来看，DIMM 上的每个 DRAM 内存都位于不同的距离。或者从DIMM的角度来看，对于DIMM上的每个DRAM，时钟和数据之间的偏差是不同的。
2023-08-31 16:27:59
1757
原创 DRAM Training
最近不是在看启动吗？里面总是有个Training，就很纳闷这是个啥。但是一百度实在是没找到。不小心今天找到了一篇前辈的文章，这我不得马上去整来学习一下。有人说程序就是按照硬件手册和根据用户选择填寄存器，几张表就能解决的事为什么要这许多程序呢？虽然数千个选择形成的组合爆炸让穷举表成为不可能，但它也道出了。有一个声音发出了不同意见，，而他却管自己叫做Memory Training代码，主打的是。好高级的名字：Training，训练，似乎和人工智能有关？
2023-08-31 16:13:32
408
原创 失效分析流程
破坏性分析（DA）：破坏性分析是在非破坏性分析的基础上，采用物理和化学手段对样品进行切割、研磨、抛光等加工，并进行电学、光学等方面的测试，来找出失效根本原因。失效背景调查：此步骤需要确认产品失效现象、失效环境、失效阶段（如设计调试、中试、早期失效、中期失效等）、失效比例以及失效历史数据等信息。总的来说，失效分析背景调查是失效分析流程不可或缺的一步，通过收集、分析和整理相关信息，提供了有效的依据和参考，为后续的非破坏性分析、破坏性分析、失效模拟等步骤的进行打下良好基础。
2023-04-25 02:17:47
1788
1
原创 内存压力测试软件的底层逻辑
因此，在发现故障后，内存测试软件可以重新生成相同的序列来进行更准确的测试。在互联网时代，软件和硬件的发展日新月异，内存测试软件（memory testing tool）是一类被广泛使用的工具软件，其作用是检测计算机系统中的内存模块、芯片以及主板等硬件设备的可靠性和正确性，并对故障进行精确定位。在关注内存测试软件的底层逻辑时，我们应该理解内存测试的基本原理和内存测试软件实现时的主要问题。在计算机硬件发展的过程中，由于内存模块的大小和数量越来越大，内存测试软件需要高效地管理和执行大量的内存操作。
2023-04-25 02:00:59
366
原创 Bit-Exact ECC Recovery (BEER):Determining DRAM On-Die ECC Functionsby Exploiting DRAM Data Retenti
ON DIE ECC
2023-04-21 19:00:00
129
原创 设计人员需要了解的有关DDR ON DIE ECC（ECC）的信息
内存子系统中使用的最流行的RAS方案之一是纠错码（ECC）存储器。通过为实际数据生成ECC SECDED（单位纠错和双比特错误检测）代码并将其存储在额外的DRAM存储中，DDR控制器可以纠正单位错误并检测从DRAM接收的数据上的双比特错误。ECC 代码由控制器根据实际 WR（写入）数据生成。存储器存储 WR 数据和 ECC 代码。在 RD （READ） 操作期间，控制器从内存中读取数据和相应的 ECC 代码。控制器从接收到的数据重新生成 ECC 代码，并将其与接收到的 ECC 代码进行比较。
2023-04-21 08:39:47
1171
原创 DDR5服务内存ECC颗粒列失效导致宕机
DDR5服务内存ECC颗粒列失效导致宕机The col failure on the ECC device of the DDR5 service module causing a crash
2023-04-15 00:28:56
518
转载 芯片失效分析
该技术是早年日本NEC发明并申请的专利技术，叫OBIRCH（加电压检测电流变化），与该分析手法相似的有TIVA（加电流检测电压变化）、VBA（加电压检测电压变化），这三种分析手法本质相同，只是为了规避专利侵权而做的不同检测方式而已（TIVA为美国技术专利，VBA为新加坡技术专利）。SAM和XRay是一种相互补充的手法，X-Ray对于分层的空气不敏感，所得出的图像是样品厚度的一个合成体，而SAM可以分层展现样品内部一层层的图像，因此对于焊接层、填充层、涂覆层等的完整性检测是SAM的优势。
2023-04-09 22:51:06
437
原创 中级 失效分析
l 术语定义与解释：失效、缺陷、失效分析、失效模式、失效机理、应力……l EDS、AES、XPS、SIMS、FTIR等成份分析仪器的用法比较。G、静电损伤的案例（比较器、单片机、微波器件、发光管、功率管）l C-SAM、X-RAY在失效分析中联合应证的使用示例。A、过电的类型及特点（浪涌、过电压、过电流、过功率等）l 可靠性工作的目的，失效分析的理论基础、工作思路。l 失效分析的问题来源、入手点、输出物、相关标准。A、失效信息收集与分析。C、闩锁损坏器件的案例（开关器件、驱动器件等）
2023-04-09 22:49:42
44
原创 简易失效分析流程
主要针对失效位置不能直接观察的样品，用于金属材料及硅片、陶瓷体等的明显异常，对于BGA的连锡、少锡、冷焊、空洞、焊球形状异常和PCB的孔壁镀层薄、孔断、断线和短路等有很好的分析能力。这部分是失效分析工作的重要内容，经常是工作量最大的地方，此过程根据假设的失效机理，针对性的进行分析验证，经常要用到有损分析手段，根据需要进行成分分析和微观分析。据无损分析和有损分析得到的信息，进行综合分析，得出失效机理，并根据失效机理，明确失效原因，确认是物料、设计、制造或环境导致的问题。切片分析：是一种最常用的显微分析方法。
2023-04-09 22:46:30
105
1
原创 ESD EOS
本文从这两种失效的机理入手，首先对芯片的失效背景进行调查，然后借助芯片去层技术对这两种失效的失效位置进行研究，同时利用化学染色技术以及聚焦离子束(FIB)和扫描电子显微镜(SEM)等仪器对失效的微观物理表象进行分析，根据这些差异对短脉冲EOS失效和ESD失效进行推断，最终通过模拟实验验证结果，并对这两种失效路径进行分析，为这两种失效的鉴别提供重要依据，也对产品的可靠性改善起着重要作用。B组样品内部金属走线 (M1，M2，M3)熔化，氧化层熔融，衬底存在大面积烧损，击穿深度约4.34μm。
2023-04-09 22:38:25
2447
1
原创 DDR5 ECC
传统上，处理数据错误的主要方法之一是依赖 ECC（还有目前的On Die ECC）。ECC 需要额外的内存存储（RDIMM中有单独的DRAM颗粒用于ECC），ECC计算并将ECC data写入 DRAM ，这些Data将在读取时间与内存数据（64bit）一起被读回，并与数据核对以确保没有错误。节点，以及 DRAM 设备速度上升到 LPDDR5 的 8533 和 DDR5 的 8800，数据完整性正在成为 OEM 和其它用户必须考虑的一部分，依赖于存储在 DRAM 中的数据的正确性，系统才能按设计工作。
2023-03-11 21:25:12
1199
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人