计算机系统概论——第3章数字逻辑

star-night-rain

于 2023-11-30 17:04:22 发布

阅读量919

点赞数 22

分类专栏：计算机系统概论文章标签：其他

本文链接：https://blog.csdn.net/m0_73913678/article/details/134716551

版权

计算机系统概论专栏收录该内容

5 篇文章 0 订阅

订阅专栏

3.1 MOS晶体管

3.1.1 n型MOS晶体管

如下图所示，n型MOS晶体管一共有三个电极，分别是栅极（G）、源极（S），漏极（D）。

对于n型MOS晶体管，如果栅极接入高电压，则源极和漏极之间是连通的；否则，源极和漏极之间是断开的。

3.1.2 p型MOS晶体管

对于p型晶体管，如果栅极接入低电压，则源极和漏极之间是连通的；否则，源极和漏极之间是断开的。

3.2 逻辑门

3.2.1 非门

3.2.2 或门、或非门

3.2.3 与门、与非门

注意：虚线框中的与非门

3.2.4 基本逻辑门

一般采用下面的符号来代替特定的逻辑功能。

3.2.5 摩根定律

“不存在A和B都为假的情况”等价于“A和B之中至少有一个为真”。

$\overline{\overline{A} AND \overline{B}}=A OR B$

$\overline{A} AND \overline{B} = \overline{A OR B}$

3.2.6 画MOS晶体管电路图的总结

①n型MOS晶体管在下面，并且接地（也就是接低电压）。可以理解为：n是negative，负数的，所以在下面。

②p型MOS晶体管在上面，并且接高电压（书上是接2.9V）。可以理解为：p是positive，正的，所以在上面。

③电路图一般分成上下两部分，并且这两部分一个是串联，一个是并联。

3.3 组合逻辑

组合逻辑可以分为两大类，一类是可以存储信息的，叫做“数字逻辑结构”，另一类是不能存储信息的，叫做“组合逻辑结构”。接下来，将会介绍组合逻辑结构中的译码器、多路复用器和全加器。

3.3.1 译码器

译码器是用来检测输入的。如果译码器有n个输入，则有 $2^n$ 个输出。并且对于一次特定的输入，在所有的输出中有且仅有一个为1，其余全为0。

下图是一个2输入译码器的逻辑门结构。

3.3.2 多路复用器

多路复用器的功能就是从多个输入中选择一个，并将其与输出相连。在下图中，如果S=0，则输出C和输入A相同，如果S=1，则输出C和输入B相同。

3.3.3 全加器

二进制加法与十进制类似，都是从右向左，每次处理一列。每列加法包含3个位相加，即两个二进制数位（ $a_i$ 和 $b_{i}$ ）和1一个来自前一列的进位（ $carry_{i}$ ）。计算结果有两个，一是当前求和位 $S_{i}$ ，二是将传到下一列运算的进位 $carry_{i+1}$ 。

下图的逻辑电路称为“全加器”。它对三个输入（ $a_{i}$ 、 $b_{i}$ 和 $carry_{i}$ ）相加，产生两个输出（ $S_{i}$ 和 $carry_{i+1}$ ）。

3.4 存储单元

3.4.1 R-S锁存器

R-S锁存器是最简单的存储单元，能够存储一个位的信息。

下图是R-S锁存器最简单的实现方法。

R-S寄存器的工作机制是：

①一开始R-S寄存器处于静态，即R和S输入都为1。

②当R和S都为1的时候，逻辑电路的状态不会发生改变。

③在保持R为1不变的情况下，一旦将S的输入改变为0，则锁存器的输出立刻改变为1。换句话说，如果S为0，则R-S锁存器为1。

④在保持S为1不变的情况下，一旦将R的输入改变为0，则锁存器的输出立刻改变为0。换句话说，如果R为0，则R-S锁存器为0。

注意，不能同时设置R和S为0，因为这会导致a和b的输出同时为1。

3.4.2 门控D锁存器

门控D锁存器由R-S锁存器和控制电路两部分组成。控制电路是为了控制锁存器的置1和清0操作。当WE=1时，锁存器的值等于D的输入值；当WE=0时，R和S的输出都为1，R-S锁存器存储的值不变。

WE	D	S	R
0	0	1	1
0	1	1	1
1	0	1	0
1	1	0	1

下图是门控D锁存器的示意图。

3.4.3 寄存器

寄存器将多个bit组合成一个独立单元，（在本书中）采取“从右到左”的编号方式。编号从0开始。

3.5 内存的概念

内存由计算机中用于存放数据的“位置”’组成，其中每个“位置”可以被单独识别并独立存放1个数据。通常，我们称位置识别符为“地址”，又称存储在各个位置中的bit数目为“寻址能力”。

举个例子，把教学楼看做内存。每间教室都是一个地址，每间教室里能容纳的学生数量就是这个地址的寻址能力。

3.5.1 寻址空间

我们称内存中可独立识别的位置总数为“寻址空间”。寻址空间取决于地址线宽度。

3.5.2 寻址能力

寻址能力是每个内存位置中所能存放的bit数目，取决于于数据线宽度。

3.5.3 例子： $2^2\times3$ 内存

下图表示的是一个 $2^2\times3$ 内存。其中， $2^2$ 表示内存的地址空间大小为4，内存的数据线宽度为2，也就是说，内存中一共有4个能够存放数据的不同位置。3表示寻址能力为3bit，也就是说每个位置可以存储3-bit信息。

在访问内存的时候，会先根据输入的地址值选择相应的内存位置，然后再把这个内存位置中存储的每一个bit取出来。

3.6 时序电路

时序逻辑电路是一种既能处理数据又能存储数据的逻辑单元。

值得注意的是，时序逻辑电路的输出是由当前输入信号和存储单元信息共同决定的。存储单元中的数据反映了电路之前的状态。

3.6.1 有限状态机

状态是系统各相关部件在特定时刻的一个快照。由于不同的时刻，系统处于不同的状态，所以我们通常使用有限状态机来描述系统的行为。

有限状态机的常用表达方式是状态图。下图是一个状态图的例子。

一个状态图由状态节点和节点间的连接线组成。其中，每个状态节点表示系统的一个状态，连线和箭头表示从一个状态转换到另一个状态。箭头上的信息表示状态转移的条件。

3.6.2 时钟

状态转移是通过时钟电路来触发的。所谓时钟，就是一个信号低电平（逻辑0）和高电平（逻辑1）交替变换的信号。时钟周期是指时钟信号不断变换的间隔时间。

在电路实现中，状态转移发生在每个时钟周期的起始时刻。

3.6.3 存储单元

3.6.3.1 思考

为什么不直接使用前面提到过的门控D锁存器？

在一个时钟周期内，存储单元的输出是组合逻辑电路的一个输入，同时组合逻辑单元的输出又是存储单元的一个输入，这个输入应当是在当前时钟周期结束后才写入存储单元。如果使用门控D锁存器，则当前周期开始输入时，就将覆盖存储单元的内容。

3.6.3.2 主从锁存器

主从锁存器的工作机制是：

①在时钟的前半周期，锁存器A的内容不会发生改变，但是会通过锁存器B输出到组合逻辑电路。锁存器B这时存储的是锁存器A中的内容，也就是上一个时钟周期的电路状态。

②在时钟的后半周期，锁存器B的内容保存不变，即输出到组合逻辑电路的内容不变，但是组合逻辑电路生成的新状态值，将写入锁存器A。同时，这个内容又在下一个周期开始时传递给锁存器B。

3.7 LC-3计算机的数据通路