数字电路与系统（3）：TTL与非门、门电路

2.5 TTL与非门

TTL与非门

电路和运算

T1: 双发射极(多发射极)

计算

1：A=0\B=0\A=B=0
此时5v的高电压通过R1、T1直接到地

此时Vb1钳位于0.7V，不足以让T2,T5导通，因此此时F为5v电压经过R4,T4,D3压降的电压：

F为3.6v，高电平（1）。
0：A=B=1(3.6V)
此时的Vb1差不多为4.3v足以使得T2T5导通，从而可以计算出Vb4的电压约为1v，不足以使T4D3导通。可以计算出F的电压约为0.1~0.3v（饱和压降）。

电气特性

输入负载特性

即多了个输入电阻分压，从而控制输入高低电平。
然后01分界线就是门槛电阻大小。



看Ri的大小，例如第一个Ri为大电阻，对应输入高电平，因此为A与B与1的非，化简为AB非。

电压传输特性

注意Vt为门槛电压。随着输入电压的上升并达到高电平，T2T5打通，导致Vb1快速增加，T4D3关闭，然后使得V0达到低电平

输出特性

1.输出低，灌流负载
此时F为低电平，负载门的高电压使得电流由负载流向驱动，形成灌流。
计算电流为F到5v减去负载门的一个三极管压降。

TTL门不可以驱动过多负载门，能通过的最大电流为16mA.
扇出系数：一个输出电路所能驱动的同类门的最大数目，一般有冗余。

2.输出高电平，拉流负载
此时F为相对高电压，电流流向负载门，形成拉流负载。
每个负载门的漏电流为40μA，驱动门最大允许拉电流400μA。

其它类型的TTL门电路

集电极开路的门电路（OC门）

原本电路不能满足条件，原因如下,可以主要理解为输出电阻小，上面的电流灌到下面会烧毁。

改进为oc门：
不走T5了，改走外面的RL
此时才可以线与。

三态门

多了一个高阻抗状态，起到隔断作用。也就是说，输出端是开路或悬空，既不是高电平也不是低电平。
EN为1时，D关闭，电路正常工作
EN为0时，D导通Vb4不到1v，T4D3截止。Vb1小于1v，T2T5也截止，从而整个电路瘫痪，变为悬空。

EN那里没有圈是高电平有效，有圈是低电平有效。

2.6 门电路

NMOS门电路

上面一个管子栅级接Ed，总是饱和，此时可以看作为一个负载电阻。

A输入为0时：Vgs2为0，小于Vt（Vd），此时T2截止，电阻大约为10^10，根据分压原理可以得出F1.

A输入为1时：Vgs>Vt，T2导通，此时Rt2就很小了，根据分压原理能算出F约为0.

NMOS与非门

NMOS门的联合使用
容易理解，下面俩门只要有一个开着，分压就足以使得F为1，只有都关时的分压为0.

NMOS或非门

和上面一个思想。两个门只要有一个电阻小（10或11或01），根据并联法则，那么分压就可以算出F为0.
只有俩门电阻都大（00），此时可以分压使得F为1.

下面这个例子，注意反相同相：

CMOS电路

CMOS非门

A=0时，容易看出Tn截止，Tp导通，根据分压原理，可以得出F为1
A=1时，容易看出Tn导通，Tp截止，分压得F为0.

CMOS与非门

俩CMOS非门并联

CMOS或非门

俩非门串联

CMOS三态门

EN非为1时，Tp2截止，经过非门变为0，Tn2截止，

CMOS传输门

工作原理：
C=0时，C非=1,二者的Vgs都为0，此时断开
C=1,C非=0时，vI在3～7V之间变化时，TN、TP管均导通。输入和输出之间呈现低阻状态，相当于开关接通。