Verilog中运算符的优先级|语法

看代码时如果遇到一行有三个以上运算符,还没带括弧表示优先级的情况,真的会头疼。

wr = op[31] == 1'b1 && flag == 1'b1;
运算符优先级表
!   ~更高的优先级
*    /    %
+    -
<<      >>
<    <=    >    >=
==    !=    ===    !==
&
^    ^~
|
&&
||
?:更低的优先级

表格从上往下,优先级从高到低。

因此,这一句其实可以写成:

wr = (op[31] == 1'b1) && (flag == 1'b1);

可读性会更高。

评论 1
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值