4.FPGA_Verilog 语法基础之同步复位和异步复位

同步复位 : 复位在时钟上升沿进行

异步复位 : 复位可以是时钟也可以是复位触发

如下图所示为同步复位和异步复位的区别,图一中A的跳变由时钟的上升沿来触发,图二中A的值可由时钟的上升沿和复位的下降沿来触发。

这里写图片描述

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值