时序图
module key_disappears_shakes(
input wire sclk ,
input wire rst_n ,
input wire key ,
output reg flag
);
reg key_en ;
reg key_en_dly ;
reg [18:0] cnt ;
parameter max = 499_999 ;
always@(posedge sclk or negedge rst_n)
if(!rst_n)
cnt <= 0 ;