高通平台GPU动态调频DCVS . 篇1 . Interface


系列文章
高通平台GPU动态调频DCVS . 篇1 . Interface
高通平台GPU动态调频DCVS . 篇2 . Framework & Procedure
高通平台GPU动态调频DCVS . 篇3 . 一个无法调频问题的解决过程


高通平台的GPU内核驱动架构趋于稳定,代码和接口都具备通用性,故分析整理出来以供快速参考

高通平台GPU内核驱动框架全称是 Kernel-Graphics-Support-Layer KGSL

1. KGSL kernel interface

kgsl驱动所暴露出来的GPU相关常规控制接口位于 /sys/class/kgsl/kgsl-3d0 路径下

/sys/class/kgsl/kgsl-3d0 # ls
bus_split           ft_pagefault_policy       max_clock_mhz        skipsaverestore  
clock_mhz           ft_policy                 max_gpuclk           snapshot         
default_pwrlevel    gpu_available_frequencies max_pwrlevel         sptp_pc          
dev                 gpu_busy_percentage       min_clock_mhz        subsystem        
devfreq             gpu_clock_stats           min_pwrlevel         temp             
device              gpu_llc_slice_enable      num_pwrlevels        thermal_pwrlevel 
dispatch            gpu_model                 pmqos_active_latency throttling       
force_bus_on        gpubusy                   popp                 uevent           
force_clk_on        gpuclk                    power                usesgmem         
force_no_nap        gpuhtw_llc_slice_enable   preempt_count        wake_nice        
force_rail_on       hwcg                      preempt_level        wake_timeout     
freq_table_mhz      idle_timer                preemption           
ft_hang_intr_status ifpc                      pwrscale             
ft_long_ib_detect   lm                        reset_count 
GPU 可用频率table
  • freq_table_mhz
  • gpu_available_frequencies
    单位是Hz
GPU当前频率
  • clock_mhz
  • gpuclk
    单位是Hz
频率控制

频率min、max直接写频率table里面的数据就行

  • max_clock_mhz
  • max_gpuclk
  • min_clock_mhz
频率控制之power level

power level是以level值为索引的频率控制

  • num_pwrlevels
    可以查询power level的数量,比如7,则表示该GPU有7档频率可调,最低对应的是6 最高是0
  • max_pwrlevel
  • min_pwrlevel
GPU使用情况
  • gpubusy
    运行时会显示类似下面的 210925 1007943 第二个是total的GPU处于工作状态的时间,如果GPU不工作了,这个计数会不再增加,再读几次的话就会是0
  • gpu_busy_percentage
    0-100%

有时候GPU固定在某个频率,但是不一定在工作,可以通过这两个节点来看使用情况

是否支持DCVS
  • bus_split
    注意这个接口不是DCVS开关,如果要固定GPU频率, 不改变governor的情况下,可以通过设置min-max频率为同一值来实现
默认频率
  • default_pwrlevel
    default_pwrlevel是平台在GPU从非工作状态切换到工作状态时的频率,该值在dts中配置,如 arch/arm64/boot/dts/qcom/sm8150-gpu.dtsi

2. 标准 DEVFREQ 接口

devfreq

DEVFREQ相关细节在 Linux DEVFREQ - 通用DVFS Framework 有介绍

devfreq是个通用的频率控制框架驱动,高通平台的GPU DCVS也是基于Linux Ddvfreq框架来实现的,在/sys/class/kgsl/kgsl-3d0 目录下可以看到一个名为devfreq的目录,链接到 /sys/class/devfreq/2c00000.qcom,kgsl-3d0

xxxx:/sys/class/kgsl/kgsl-3d0/devfreq # ls
available_frequencies device max_freq power target_freq 
available_governors governor min_freq subsystem trans_stat  
cur_freq gpu_load polling_interval suspend_time uevent 

msm-adreno-tz 是高通平台默认的governor,频率的动态调节要通过msm-adreno-tz governor来实现决定
具体实现单独介绍

3. Thermal

Thermal 控制的部分没有经过上述常规的控制路径,而是通过cooling device的cur_state来控制
/sys/class/thermal/cooling_device%d/cur_state"

4. 底层驱动

  • KGSL 驱动位于
    /kernel/drivers/gpu/msm
  • GPU DCVS governor
    /kernel/drivers/devfreq/governor_msm_adreno_tz.c
    /kernel/include/linux/msm_adreno_devfreq.h
  • DTS 配置位于
    kernel/arch/arm64/boot/dts/
    /kernel/Documentation/devicetree/bindings/gpu/adreno.txt
sm8150-gpu.dtsi
sm8150.dtsi
  • GPU Thermal 控制
    Thermal 控制的部分没有经过上述常规的控制路径,而是通过cooling device的cur_state来控制
    定义位于 thermal-engine 的相关头文件
#define CDEV_CUR_STATE "/sys/class/thermal/cooling_device%d/cur_state"

控制策略由thermal-engine完成
触发之后最后会调用到gpufreq_set()来写cur_state节点

5. 用户空间GPU资源控制方案 perflock

高通自带的perflock 提供了控制GPU频率的方案

Perflock resourceOpcode
MPCTLV3_GPU_POWER_LEVEL0X42800000
MPCTLV3_GPU_MIN_POWER_LEVEL0X42804000
MPCTLV3_GPU_MAX_POWER_LEVEL0X42808000
MPCTLV3_GPU_MIN_FREQ0X4280C000
MPCTLV3_GPU_MAX_FREQ0X42810000
MPCTLV3_GPU_BUS_MIN_FREQ0X42814000

这部分代码位于mp-ctl的头文件

mp-ctl 的相关头文件 里面定义了perflock可操作的linux节点

GPU_DEFAULT_PWRLVL "/sys/class/kgsl/kgsl-3d0/default_pwrlevel"
GPU_MIN_PWRLVL "/sys/class/kgsl/kgsl-3d0/min_pwrlevel"
GPU_MAX_PWRLVL "/sys/class/kgsl/kgsl-3d0/max_pwrlevel"
GPU_MIN_FREQ "/sys/class/kgsl/kgsl-3d0/devfreq/min_freq"
GPU_MAX_FREQ "/sys/class/kgsl/kgsl-3d0/devfreq/max_freq"
GPU_BUS_MIN_FREQ "/sys/class/devfreq/soc:qcom,gpubw/min_freq"
GPU_BUS_MAX_FREQ "/sys/class/devfreq/soc:qcom,gpubw/max_freq"

由于/vendor/qcom/proprietary/的部分并未开源,公开分享会涉及到版权问题,故而尽可能隐去相关的代码以及路径

  • 13
    点赞
  • 48
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
### 回答1: 1. 基于AT89C2051单片机的压控晶振控制电路 2. 基于AD9850数字信号发生器的压控晶振控制电路 3. 基于CD4046锁相环芯片的压控晶振控制电路 4. 基于MAX038函数发生器的压控晶振控制电路 5. 基于XR2206函数发生器的压控晶振控制电路 ### 回答2: 常见的压控晶振控制电路主要用于控制晶振的频率,以满足不同的应用需求。以下是一些常见的压控晶振控制电路示例。 1. 直接电压控制电路:这种控制电路使用一个电压源来控制晶振的频率。通过改变电压值,可以改变晶振的频率。这种电路通常简单且成本较低,适用于一些不需要频率变化太大的应用。 2. 锁相环(PLL)控制电路:PLL控制电路使用一个锁相环来实现晶振频率的控制。它通过比较晶振输出信号和一个参考信号,调整晶振的控制电压,从而使晶振的频率与参考信号频率保持同步。这种电路适用于需要高精度和稳定频率的应用,如通信设备、数字处理器等。 3. 数字控制电压控制电路(DCVS):这种电路使用数字信号来控制晶振的频率。通过改变数字控制信号的数值,可以改变晶振的电压控制值,从而改变频率。DCVS电路灵活性较高,适用于需要频率变化范围较大以及动态频率调整的应用,如无线通信设备、射频信号处理器等。 4. 频率合成器:频率合成器控制电路是一种将多个晶振频率合成产生所需频率的电路。它通过组合多个定频的晶振信号,按照一定规律进行相位和频率调整,最终产生所需频率信号。频率合成器适用于需要多种频率输出的复杂电路,如广播设备、雷达系统等。 这些是常见的压控晶振控制电路举例,不同的应用场景需要选择合适的控制电路来满足需求。 ### 回答3: 常见的压控晶振控制电路通常用于调整晶体振荡器(VCO)的频率。其中一个常见的压控晶振控制电路是基于相位锁环(PLL)的设计。 PLL压控晶振控制电路包括一个相位比较器、一个低通滤波器、一个数字控制电压(DCO)以及一个反馈电路。相位比较器用于比较输入的参考信号和输出信号的相位差,并将其转化为电压信号。低通滤波器用于平滑相位比较器输出的电压信号,以获得直流参考电压。DCO是一个能够根据输入的控制电压来调整频率的电路。通过调整DCO的控制电压,可以实现对压控晶振频率的调节。反馈电路将DCO的输出信号送回到相位比较器进行比较,以实现闭环控制。 另外一个常见的压控晶振控制电路是基于电容的设计。这种电路中,晶体振荡器的频率由电容的值来调节。通过改变电容的值,可以调整晶体振荡器的频率。这种压控晶振控制电路通常由一个电容阵列和一个模拟电压调节电路组成。模拟电压调节电路根据输入的电压信号,控制电容阵列中某个或多个电容的接通或断开,从而改变电容的总值,进而调整压控晶振的频率。 这些常见的压控晶振控制电路具有调节频率的能力,并广泛应用于通信设备、雷达系统、仪器仪表等电子设备中。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值