FPGA 设计与Verilog实现
核桃_warrior
FPGA,VERILOG,C,C51
展开
-
整数分频,奇偶分频。
高电平时间占(M/2) * T_sys_clk, 在这个期间有(M>>1)个完整的sys_clk + 半个sys_clk.低电平时间占(M/2) * T_sys_clk, 在这个期间有(M>>1)个完整的sys_clk + 半个sys_clk.高电平时间占(N/2) * T_sys_clk,在这个期间有N/2个sys_clk系统时钟。低电平时间占(N/2) * T_sys_clk,在这个期间有N/2个sys_clk系统时钟。灵活使用计数器,可以进行分频。实现任意整数奇偶分频。原创 2023-12-02 14:25:20 · 547 阅读 · 0 评论 -
uart控制led与beep
【代码】uart控制led与beep。原创 2023-11-17 21:18:44 · 679 阅读 · 0 评论 -
FPGA project : fractional-n
【代码】FPGA project : fractional-n。原创 2023-09-06 10:58:24 · 44 阅读 · 0 评论