NoC 片上网络
文章平均质量分 93
正在輸入......
这个作者很懒,什么都没留下…
展开
-
【Interconnection Networks 互连网络】Torus 网络拓扑
Torus 和 Mesh 网络拓扑,又可以称为 k-ary n-cubes,在规则的 n 维网格中包裹着 N = k^n 个节点,每个维度都有 k 个节点,并且最近邻居之间有通道。k-ary n-cubes包含一系列网络,从 rings (n = 1) 到 binary n-cubes **(k = 2)**,也称为超立方体(hypercubes)。原创 2024-04-22 22:09:30 · 1414 阅读 · 0 评论 -
【NoC片上网络 On-Chip Network】应用程序的网络流量 & 合成网络流量
在 MPSoC(多处理器片上系统) 中,应用程序的通信任务图(如图 3.8a 所示)决定了通过片上网络连接的各个 IP核 之间的流量。流量模型可以根据核心之间的平均流量来提取[156, 161]。这有助于为 MPSoC 运行的应用程序类别的流量驱动定制的网络拓扑和映射算法。任务图上的**边**确定网络链路的吞吐量要求,而芯片上**通信 IP 之间的路由器数量以及映射到相同链路的数据流流之间的争用**则确定网络延迟。原创 2024-04-19 16:59:53 · 904 阅读 · 0 评论 -
【Interconnection Networks 互连网络】Flattened Butterfly 扁平蝶形拓扑
扁平蝶形拓扑是一种经济高效的拓扑,适用于高基数路由器。扁平蝶形是通过组合(或扁平化)传统蝶形拓扑每行中的路由器而得到的一种拓扑,同时保留路由器间的连接。原创 2024-04-18 22:10:48 · 1087 阅读 · 4 评论 -
【Interconnection Networks 互连网络】Dragonfly Topology 蜻蜓网络拓扑
Dragonfly 蜻蜓拓扑具有三层的分层网络,从小到大分别是路由器(router),组(group)和网络系统。原创 2024-04-18 18:05:01 · 1425 阅读 · 0 评论 -
【NoC片上网络 On-Chip Network】第六章 路由器微体系结构(2) 流水线Pipeline
典型处理器的逻辑流水线包括5级:取指令、译码、执行、内存操作和写回。根据时钟频率,这些逻辑分级都可以设计成物理流水线。相应地,路由器流水线可设计为:缓冲区写入(Buffer Write, BW)、路由计算(Route Computation, RC)、虚拟通道分配(Virtual-channel Allocation, VA)、开关分配(Switch Allocation, SA)、开关传输(Switch Traversal, ST)、链路传输(Link Traversal, LT)。路由器流水线如图6.1原创 2024-04-14 21:00:08 · 772 阅读 · 0 评论 -
【NoC片上网络 On-Chip Network】第六章 路由器微体系结构(1)
路由器的设计必须能够在有限的面积和功率限制下满足延迟和吞吐量要求;随着多核系统规模的扩大,这是设计人员面临的主要挑战。路由器的复杂性随着带宽需求的增加而增加;当不需要高吞吐量时,可以构建具有低面积和功率开销的非常简单的路由器(无流水线、支持虫洞(译文中此处为不支持虫洞,但原文中应为支持虫洞路由,虫洞路由以flit为粒度分配buffer和带宽,面积开销较小)、无 VC、有限的小缓冲区)。当片上网络的延迟和吞吐量需求提高时,就会出现挑战。路由器的微架构决定了其关键路径延迟,这会影响每跳延迟和整体网络延迟。路由、原创 2024-04-13 17:13:12 · 2090 阅读 · 0 评论 -
【NoC片上网络 On-Chip Network】第五章 流控制
流量控制(flow control)控制网络缓冲区和链路的分配。它确定缓冲区和链路何时分配给消息、分配的粒度以及如何在使用网络的许多消息之间共享这些资源。良好的流控制协议不会在资源分配中施加高开销,从而降低低负载下消息所经历的延迟,并通过实现跨消息的缓冲区和链接的有效共享来提高网络吞吐量。在确定数据包访问缓冲区(或完全跳过缓冲区访问)和在链路中传输的频率时,流量控制有助于确定网络能量和功耗。流量控制协议的实现复杂性包括路由器微体系结构的复杂性以及在路由器之间传递资源信息所需的布线开销。当消息注入网络时,它首原创 2024-04-11 23:14:47 · 1363 阅读 · 0 评论 -
【Micro 2014】NoC Architectures for Silicon Interposer Systems
硅中介层技术(“2.5D”堆叠)能够将多个内存堆栈与处理器芯片集成,从而大大增加封装内内存容量,同时很大程度上避免处理器上 3D 堆栈 DRAM 的热挑战。使用内插器来提供芯片之间的点对点互连。然而,这些互连仅利用中介层整体布线能力的一小部分,在这项工作中,我们探索如何利用这一未使用的资源。描述了一种扩展片上网络 (NoC) 架构的通用方法,以更好地利用硅中介层的额外路由资源。我们提出了一种非对称组织,将 NoC 分布在多核芯片和中介层上,其中每个子网在流量类型、拓扑、使用或不使用集中、直接与不使用原创 2024-03-30 13:22:23 · 681 阅读 · 0 评论 -
【Interconnection Networks 互连网络】Chapter 2. A simple interconnection network
然后,离开特定输出端口的数据包的概率pi+1等于不希望该输出端口的数据包的概率的补。(2.2) 应用方程2.2 n = 3次,分别用于网络的每个阶段,并瞬时忽略重新发送的数据包(p0 = λ),我们计算得到,在输入占空比为λ = 0.125(对应于速度增益为8)的情况下,三个交换阶段的输出占空比分别为0.119、0.114和0.109。然而,随着提供的流量的增加,丢弃很快就成为一个主要因素,如果不重新发送数据包,网络的吞吐量将远低于提供的流量。提供更多的加速可以增加设计的余量,并允许实现中的非理想情况。原创 2024-03-23 21:09:04 · 925 阅读 · 0 评论 -
【Interconnection Networks 互连网络】Chapter 1. 互连网络简介
数字系统在现代社会中无处不在。数字计算机用于执行从模拟物理系统到管理大型数据库再到准备文档等任务。数字通信系统中继电话呼叫、视频信号和互联网数据。音频和视频娱乐越来越多地以数字形式提供和处理。最后,从汽车到家电,几乎所有产品都是数字化控制的。数字系统由三个基本构建块组成:逻辑、存储器和通信。逻辑转换和组合数据——例如,通过执行算术运算或做出决策。内存存储数据以供以后检索,并及时移动它。通信将数据从一个位置移动到另一个位置。本书涉及数字系统的通信组件。原创 2024-03-23 13:25:36 · 1216 阅读 · 1 评论 -
【HPCA‘ 2008】Regional Congestion Awareness for Load Balance in Networks-on-Chip
较大的网络直径会降低 RCA 设计的有效性,因为在本地和传播竞争指标的权重为 50-50 的情况下,本地指标的小波动可能会超过强大的远程趋势。实验表明,RCA 在所有检查的工作负载中均达到或超过了传统自适应路由的性能,在 49 核 CMP 上运行的 SPLASH-2 基准测试中,平均延迟降低了 16%,最大延迟降低了 71%。在许多模拟工作负载中,4-VC RCA 设计能够匹配或超过 8-VC 本地路由器的性能,从而使 RCA 成为面积受限设计的有吸引力的选择。我们添加的两个新模块是拥塞状态聚合和传播。原创 2024-03-16 00:08:07 · 764 阅读 · 0 评论 -
【NoC片上网络 On-Chip Network】第四章 Routing 路由
维度顺序路由 (DOR) 维度顺序路由是确定性路由算法的一个例子,其中从节点 A 到 B 的所有确定性路由消息将始终经过相同的路径。虽然路由电路本身的功耗通常较低,但特定的路由算法会直接影响到跳数,从而大大影响到消息传输的能量消耗。ABCD代表路由器网络节点,折线代表数据包流动方向,从节点A南侧输入的数据包需要从节点A的东侧输出端口离开,但与此同时,另一个正在B节点西侧输入端口的数据包占据着AB之间的链路,依次类推,数据包之间的占用和依赖关系形成了一个环路,每个数据包都无法向前推进。原创 2024-03-06 19:14:38 · 1041 阅读 · 1 评论 -
【NoC片上网络 On-Chip Network】第二章 NoC系统架构接口
逻辑上来说所有处理器都访问相同的共享内存,但物理上来说,需要使用缓存来提升性能,但在这种设计下缓存一致性的设计就变得复杂,缓存一致性协议决定了哪些通信是必要的。下图是一个典型的有64节点的共享内存CMP架构,每个节点都包括一个处理器、私有的L1缓存、以及一个可能是私有或共享的L2缓存,同时可能存在一个所有处理器共享的L3缓存。干预是由目录发送的消息,请求将修改后的数据传输到新的节点。协议可能需要几个不同的消息类别,一个类别中的请求消息不会导致同一类别中另一个请求消息的产生,但可以触发一个不同类别的消息。原创 2024-03-06 16:55:44 · 959 阅读 · 1 评论 -
【NoC片上网络 On-Chip Network】第一章 NoC导论
不断增加的功耗和单处理器架构性能回报递减的综合压力导致了多核芯片的出现。随着每一代新技术中可用的晶体管数量不断增加,再加上多核芯片的模块化设计降低了设计复杂性,这种多核浪潮将长久存在。这种多核浪潮可能会导致在单个芯片上集成数百甚至数千个核心。就片上集成组件的类型而言,异构性现在在许多细分市场中很常见,这进一步增加了片上互连结构的复杂性。除了处理器内核之外,片上结构也越来越需要互连嵌入式存储器、DSP 模块、视频处理器和图形处理器等加速器。原创 2024-03-06 14:05:05 · 585 阅读 · 1 评论 -
【NoC片上网络 On-Chip Network】第三章 拓扑
片上网络的拓扑确定了网络中节点和通道之间的物理布局和连接。拓扑对于网络的整体成本效率有重要影响。拓扑决定了一条消息的跳数以及每跳经过的互连线的物理距离。经过路由器和链路都会有一定的延迟和功耗。此外拓扑也决定了节点之间可用路径的总数。拓扑实现的难易程度取决于两个因素:1)每个节点上的链路数量(节点度)和在芯片上布局拓扑的难易程度(所需的导线长度和金属布线层数)总线是最简单的拓扑,但是其带宽受限,可扩展性受限。原创 2024-03-03 22:50:49 · 768 阅读 · 0 评论