Chiplet技术
文章平均质量分 94
正在輸入......
这个作者很懒,什么都没留下…
展开
-
【DAC‘ 2022】Kite: A Family of Heterogeneous Interposer Topologies
出于说明目的,我们使用三种不同的链路长度(1-1 对角线、2 直线和 2-1 对角线)演示此策略,构建三种拓扑 - Kite-Small、Kite-Medium 和 Kite-Large 使用这些分别作为最长的链接。由此产生的拓扑如图 2 所示。一般来说,由于跳数的增加,随着核心数量的增加,数据包所经历的延迟也会增加。我们发现,具有较短链路的拓扑可以利用较高的工作频率,从而提供更好的延迟和更高的吞吐量。为此,我们定义了一个称为有效跳数 (Heff) 的指标作为设计我们提出的 NoI 拓扑的代理。原创 2024-04-10 21:18:21 · 825 阅读 · 0 评论 -
【DATE 2023】The Next Era for Chiplet Innovation
The Next Era for Chiplet Innovation原创 2024-04-02 09:39:28 · 612 阅读 · 0 评论 -
【Chiplet】技术总结
这样的非常大的中介层会增加系统的成本,如果甚至超过了掩膜版的限制(800-900mm^2),也会产生额外的成本去支持缝合技术以构建更大的interposer.图a显示了用微凸块连接连个该芯片的图片,可以重复堆叠构建具有多个管芯的堆叠,图b显示了一个3D内存堆栈,其中包含8层DRAM芯片,所有芯片均通过TSV和微凸块互连。虽然经典的MCM将SoC划分为多个更小的且更具成本效益的组件,但AMD的chiplet方法更进一步,在不同工艺上实现不同的芯片,以更好地匹配每个chiplet的要求和约束。原创 2024-03-31 22:46:24 · 687 阅读 · 0 评论