MSP430学习笔记（3）时钟模块

欢迎访问我的个人网站：http://www.qingshuimonk.com/

1.      时钟模块包括高速晶体振荡器、低俗晶体振荡器、数字控制振荡器DCO、锁频环FLL以及锁频环增强版本FLL+等部件构成。

2.      时钟模块产生3个输出结果：ACLK（辅助时钟），MCLK（主系统时钟）和SMCLK（子系统时钟）。

3.      MSP430采用锁频环FLL以及锁频环增强版本FLL+等部件将晶体频率倍频至系统频率。数字控制振荡器DCO和锁频环FLL计数相结合可实现快速启动。在晶体振荡器失效时DCO可自动用于系统时钟。

4.      3个时钟输入源：

a)        LFXT1CLK:低频时钟源

b)        XT2CLK:高频时钟源

c)        DCOCLK:数字控制RC振荡器

5.      3种时钟信号

a)        ACLK：由LFXT1CLK信号经1、2、4、8分频后得到。ACLK可由软件选做各外围模块的时钟信号，一般用于低俗外设。

b)        MCLK：由软件选择来自LFXT1CLK、XT2CLK、DCOCLK，然后经过1、2、4、8分频得到。MCLK主要用于CPU和系统。

c)        SMCLK：可由软件选择来自LFXT1CLK和DCOCLK，然后经过1、2、4、