菩提无树亦无数-CSDN博客

原创第一篇博客：对于FPGA教学类文章的一个愿望

注册CSDN账号也有两年了，这两年来除了偶尔上来看看别人的文章以外，我什么都没有发表过，哪怕转载的都没有，作为一个白嫖党，深感惭愧。但是今天我决定发一个大愿，我决定写一系列FPGA的教学文章，把我所学知识分享出来。纵观全网，我发现一个现象，那就是软件开发方面的教学资料很多，特别是python、java等。无论是软件的前端还是后端，其教学资料不仅全面而且内容丰富，有些已经可以做到学完即可上手。但是FPGA方面的教学资料就显得不是那么多了，现有的教学资料要么是纯英文（纯英文的一般都是官方文档，对于英文较

2020-12-02 13:30:45 353 2

原创复杂接口的基础知识点——OSI七层模型、Serdes技术和数据校验

我个人把FPGA设计中会接触到的接口分为三大类：简单接口，一般接口和复杂接口。所谓简单接口是指的协议规则较简单的串行接口，比如SPI、UART、IIC等，这类接口我们可以自己编写代码来实现（当然也可以用IP核）。一般接口是指的协议规则较为复杂的并行接口，比如AXI、PCI、DDR等，我们可能理解起来还算容易，但是要自己编代码来实现，那就不容易了，一般实现就用IP核。复杂接口是指的数据传输通过协议包来完成的、协议规则复杂的高速高稳定的串行接口，比如PCIe、以太网、USB、CAN等，这些接口协议光是理解协议规

2021-04-11 21:44:01 1896

原创 Verilog实现IIC协议读写EEPROM

在FPGA设计中，IIC协议是一个十分常见的协议，因为几乎所有的EEPROM都是用这个协议进行配置。

2021-03-23 12:09:38 4112 1

原创 PCI总线的基础知识快速学习（二）（适合新手）

一、PCI的配置空间二、系统地址空间、PCI的配置空间和PCI的地址空间之间的映射关系三、PCI设备的初始化过程四、PCI的三种数据通信模式

2021-03-11 10:07:52 2322 1

原创 PCI总线的基础知识快速学习（一）（适合新手）

本文介绍PCI总线的一些基础知识，PCI总线现在虽然应用较少了，但是这是学习PCIe的基础，所以作为接口方向的FPGA工程师，PCI也是必须要学习的。PCI总线的全称是

2021-03-05 16:49:01 11735

原创 Verilog常用的系统函数和任务（不定期更新）

1.打开文件　　integer file_id;　　file_id = fopen("file_path/file_name");2.写入文件：$fmonitor,$fwrite,$fdisplay,$fstrobe　　//$fmonitor只要有变化就一直记录　　$fmonitor(file_id, "%format_char", parameter);　　$fmonitor(file_id, "%m: %t in1=%d o1=%h", $time, in1, o1);//$

2021-02-27 15:13:46 4338

原创 FPGA中的AXI总线知识点快速学习（适合新手）

一、AXI简介AXI——Advanced eXtensible Interface，直译过来就是先进的可扩展接口，是由ARM公司提出的，是一种面向高性能、高带宽、低延迟的片内总线。FPGA工程师会发现其大量运用于FPGA设计中，官方的外部接口类IP的用户端全都是AXI接口，可见其重要性。AXI包括AXI、AXI-Lite（轻量级、简化级）和AXI-Steam(高速数据流传输)...

2021-02-19 17:16:13 13704 2

原创 UART接口的FPGA实现（三）——（如何阅读Xilinx的IPcore文档）解读axi-uartlite官方文档

学习IPcore的过程就是生成例子工程，并把例子工程仿真跑起来，然后对着datasheet理解例子工程。按照先大致了解外部接口和配置选项卡、再仿真并看懂例子工程、最后仿照例子工程移植到自己的工程这个步骤进行。Xilinx的IPcore的datasheet文档都是统一的结构1、Overview（总览）本章节对这个IPcore的大致特性和应用场合介绍下。2、Product Specification（产品详细说明）这个章节主要是介绍IPcore所占资源、支持的FPGA型号，最重要的内容是介绍

2021-02-04 15:45:33 3062 2

原创 UART接口的FPGA实现（二）——UART接口的Verilog代码实现以及仿真测试

废话不多说，先上源代码链接和testbench的链接，推荐使用UE查看源代码，UE中的VHDL语法、Verilog语法和SystemVerilog语法高亮文件的下载链接在这里。上篇的最后给出了本篇所附代码的uart通信模型的工作过程。本篇的主要内容在源代码里，因此文章内容略显简单。一、寄存器描述本篇所写的uart接口的内部寄存器的定义如下表：表1 内部寄存器定义寄存器名地址属性说明复位寄存器 0x00 w/r 低3位才有意义，第0位用于对发送电

2021-01-29 14:35:49 2471 2

原创 UART接口的FPGA实现（一）——UART接口的相关基础知识

UART系列文章先介绍UART的规范，然后自己动手写Verilog代码实现这个接口并进行测试，最后介绍Xilinx的AXI-uartlite IP核。本系列文章分节较多。一、UART简介UART是FPGA工程师在工作中会用到的最常见的接口之一。它的全名是Universal Asynchronous Receiver/Transmitter，通用异步收发器。为什么叫异步收发器呢？因为收发双发通信时不需要严格的时钟同步。还记得前面讲的SPI接口吗，SPI的数据通信必须带着时钟一起，是一种同步通信协议，而

2021-01-22 14:14:23 1410

原创如何编写简单的testbench和运行仿真（三）——modelsim的一些操作技巧

这篇是不定期更新文章，因为有时候会突然想到一些技巧。1、modelsim显示信号名的简称2、鼠标中键的使用3、追逐上升或下降沿4、modelsim的模拟信号显示方法

2021-01-19 12:06:24 1239 1

原创如何编写简单的testbench和运行仿真（二）——简单的testbench和仿真脚本

废话不多说，先上本文中所使用的testbench和仿真脚本的源代码链接。一、简单的testbench的编写步骤如果根据UVM验证方法学，成熟的testbench有激励源(sequence)、激励源产生器（sequencer)、激励发射器(driver)、监控器（monitor）、计分板(scoreboard)、算法模型(model)、与DUT的虚拟接口（vif）和测试case等（暂时不懂这些名词也没关系哈），简单的testbench不用这么复杂，只需遵循下面的步骤编写即可。1、确定仿真时间单位和

2021-01-17 14:16:18 3920 2

原创如何编写简单的testbench和运行仿真（一）——modelsim的命令

一、modelsim简介二、

2021-01-14 15:54:37 2545

原创关于资源中下载积分的说明

因为本人以前不了解CSDN的动态调整下载积分的规则，以前所有的资源都默认设置成了动态调整下载积分，结果导致资源所需下载积分越来越高，这并不是我的本意。现在已经修改成不允许动态调整下载积分了。以后我上传的资源所需下载积分0-5分，最多只需要5分，前面由于本人不懂规则，导致资源的下载积分变高，给大家带来的不便敬请谅解。

2021-01-11 13:58:47 258

原创 SPI接口的FPGA实现（三）——Verilog代码实现SPI接口

上一篇文章我们介绍了DAC81416的配置过程，这一篇我们就用Verilog代码具体实现这个过程，这一篇的代码具有普遍性，以后所有DA/AD的配置代码都可以在本文所展示的代码上进行简单的修改获得。文中我会分段详解代码，当然，先给出源代码链接。...

2020-12-24 15:23:20 7343 3

原创 SPI接口的FPGA实现（二）——配置DAC

这一篇主要结合DAC81416的datasheet来进一步阐述如何实现SPI接口。先附上DAC81416的datasheet的链接。1、datasheet解读如果不自己做电路板，DAC81416的datasheet需要关注的方面并不多。1.1、如何进行读写操作图1 标准读写时序图标准读写操作的时序图在上一篇已经出现过了，这里继续补充说明。上图中所有的时序参数见datasheet中的7.6，这里说几个最重要的。f(SCLK)——最快允许的时钟频率t(CSHIGH)——CS高电平.

2020-12-11 16:05:35 5808 4

原创 SPI接口的FPGA实现（一）——SPI接口的相关基础知识

本文主要介绍SPI接口的一些基础知识，后续文章会用DAC芯片81416的配置为例来具体说明SPI接口的具体FPGA实现。1.SPI基本结构 SPI的全称是Serial Peripheral目录1.SPI基本结构Interface,直译过来就是串行外围接口。一般情况下，FPGA连接各种DAC和ADC，都是用的SPI接口。这个接口是比较简单的接口。 ...

2020-12-10 11:29:44 4036