quartus错误集锦(未完待续)

1、Error: Top-level design entity "run_module" is undefined

原因:顶层模块的module名没有和工程名同名   

解决方法:把顶层模块 module名改成和工程名同

            
阅读更多
文章标签: FPGA QUARTUS
上一篇matlab_处理图像时为什么把数据转换为double型,及显示
下一篇verilog小技巧集锦(未完待续)
想对作者说点什么? 我来说一句

FPGA 错误集锦

2009年07月18日 40KB 下载

最常见的16种VC编译错误

2011年11月14日 13KB 下载

vs常见编译错误集锦

2009年05月09日 52KB 下载

SSH错误集锦

2014年02月24日 22KB 下载

没有更多推荐了,返回首页

关闭
关闭