FPGA
文章平均质量分 75
MmikerR
资深FPGA工程师,从事过硬件、嵌入式、软件工作。擅长FPGA机器视觉及图像处理方向,包括系统架构、高速接口、2D、3D算法。
若需技术合作或技术咨询,请私信。
展开
-
Xilinx(AMD) vivado对FPGA网表文件进行功能仿真的方法
在FPGA开发中很多商用IP核出于知识产权保护的目的,不提供源代码,而是提供综合后的FPGA网表。由于没有源代码,也无法对网表文件直接进行仿真的操作来验证功能,此时需要独立的仿真模型文件。本文介绍在Xilinx(AMD) vivado软件下对FPGA代码综合生成网表、网表的仿真模型,以及使用仿真模型对网表进行仿真的方法。原创 2024-06-10 17:42:13 · 764 阅读 · 0 评论 -
Xilinx(AMD) FPGA通过ICAP原语读取芯片IDCODE实现方法
Xilinx每种型号的FPGA芯片都有一个唯一的IDCODE与之对应,同一型号不同封装的IDCODE是相同的。IDCODE的获取方法包括JTAG、ICAP原语、AXI_HWICAP IP核等。获取IDCODE常用于根据芯片型号改变代码的功能,或者对代码进行授权保护,只能在指定型号的FPGA芯片上运行。本文介绍通过ICAP原语读取IDCODE的方法。原创 2024-05-18 13:56:36 · 539 阅读 · 0 评论 -
Xilinx(AMD) vivado软件IP核及license许可文件简介
Vivado软件作为Xilinx(AMD) FPGA器件重要的开发设计软件,包含了功能丰富IP核。这些IP核按设计厂商可分为Xilinx(AMD)自有IP和第三方IP,进一步又可分为免费IP和收费IP两类。收费IP核都需要相应的license许可文件才能使用。原创 2023-07-21 19:55:15 · 9586 阅读 · 25 评论 -
FPGA并行加法树设计
之前在设计中遇到过1个问题,如何在verilog中并行实现大量数据(几十、几百个甚至更多)的加法操作。 最直接想到的方法一般会类似:reg [7:0] data [N - 1 : 0];wire[M:0] sum;assign sum = data[0] + data[1] + ... + data[N-1]; 这种方法本身没有问题,但是随着N不断增大,代码量也会随之不断增加,而且很容易写错。另外,加法是组合逻辑,为了提高时序性能,需要...原创 2020-06-01 13:34:31 · 7084 阅读 · 3 评论 -
Xilinx FPGA乘法的实现
要在Xilinx FPGA中实现乘法运算有以下几种方法:1、直接用*表示wire [7:0] a,b;wire [15:0] c;assign c= a*b;原创 2020-06-01 09:56:16 · 10821 阅读 · 1 评论