Altera：PCI Express参考设计和应用笔记（链接）

最新推荐文章于 2015-09-21 16:13:49 发布
最新推荐文章于 2015-09-21 16:13:49 发布
阅读量6.5k 收藏 13
点赞数 1
分类专栏： PCI Express 文章标签： Altera pci-e
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/molake10344/article/details/48006023
版权

PCI Express参考设计和应用笔记–（ALtera）

PCI Express参考设计和应用笔记

DB5CGXFC7 –（Cyclone V Development Board）

DB5CGXFC7 Cyclone V Development Board
　　Board based on the Altera Cyclone V GX Device providing PCIe and SPF cages for the transceivers, 32 bit width DDR3 memory and a QSPI configuration device for active serial configuration.
　　这里写图片描述

这里写图片描述

浅谈PCIe体系结构–（王齐的博客࿰

最低0.47元/天 解锁文章
molake10344
关注
  • 1
    点赞
  • 踩
  • 13
    收藏
    觉得还不错? 一键收藏
  • 1
    评论
专栏目录
Altera pcie开发手册
11-09
Altera pcie开发手册 新版11.0的包含了Qsys的内容
解析PCIE/PCI设备配置空间
最新发布
tugouxp的专栏
05-15 968
可以查看配置空间中是否存在PCI_CAP_ID_EXP能力，对应图中的黄色字段，有定义PCI_CAP_ID_EXP就属于PCIE设备，其/sys/devices/pci0000:00/0000:00:1c.4/config文件有4K个字节，比PCI设备（256字节）要多。关于PCIE设备，需要注意的是，如果终端EP是PCIE设备，则链路上有所有的设备也必须是PCIE设备，才能发挥出最大带宽性能，比如下图，0000:02:00.0是N卡PCIE设备，它的上游设备0000:00:1c.4也是PCIE设备。
Altera PCI接口参考设计源VHDL代码、驱动程序源代码(Ver6.1)
04-27
├─reference_design │ ├─vhdl │ │ │ stratix_enh_pll.vhd │ │ │ stratix_top.vhd │ │ │ vhdl_components.vhd │ │ │ │ │ ├─001 ddr_cntrl │ │ │ ddr_top.vhd │ │ │ │ │ ├─004 pci_local │ │ │ backend.vhd │ │ │ cnten.vhd │ │ │ datapath_fifo.vhd │ │ │ dma.vhd │ │ │ dma_reg.vhd │ │ │ dma_sm.vhd │ │ │ fifo_128x32.vhd │ │ │ fifo_128x4.vhd │ │ │ fifo_128x64.vhd │ │ │ last_gen.vhd │ │ │ mstr_cntrl.vhd │ │ │ mstr_fifo_cntrl.vhd │ │ │ mstr_perf.vhd │ │ │ targ_cntrl.vhd │ │ │ targ_fifo_cntrl.vhd │ │ │ targ_perf.vhd │ │ │ │ │ ├─002 ddr_intf │ │ │ adr_gen.vhd │ │ │ clk_sync.vhd │ │ │ cntrl_intf.vhd │ │ │ ddr_intf.vhd │ │ │ mr_sm.vhd │ │ │ mw_sm.vhd │ │ │ tr_sm.vhd │ │ │ tw_sm.vhd │ │ │ │ │ ├─003 flash_cntrl │ │ │ erase_sm.vhd │ │ │ flash_mem_cntrl.vhd │ │ │ read_sm.vhd │ │ │ write_sm.vhd │ │ │ │ │ └─005 pci_mt64 │ │ pci_top.vhd │ │ │ ├─001 sim │ │ │ modelsim.ini │ │ │ sim.do │ │ │ stratix_pci2ddr.mpf │ │ │ stratix_pci2ddr_tb.vhd │ │ │ trgt_tranx_mem_init.dat │ │ │ wave_stratix_pciddr.do │ │ │ │ │ ├─001 altera_lib │ │ │ altera_mf.vhd │ │ │ │ │ ├─002 ddr_dimm │ │ │ ddr_dimm_model.vhd │ │ │ mt46v32m8.vhd │ │ │ │ │ └─003 pci_bfm │ │ arbiter.vhd │ │ clk_gen.vhd │ │ log.vhd │ │ monitor.vhd │ │ mstr_pkg.vhd │ │ mstr_tranx.vhd │ │ pull_up.vhd │ │ trgt_tranx.vhd │ │ │ └─002 syn_1s25 │ stratix_top.csf │ stratix_top.esf │ stratix_top.psf │ stratix_top.quartus │ stratix_top.rbf │ stratix_top.sof │ ├─001 bin │ altera.inf │ megaicon.ico │ StratixPCI.exe │ STRATIX_KIT_APP_HELP.HLP │ wdreg.exe │ windrvr6.inf │ windrvr6.sys │ ├─002 constraints │ mt32_23_ep1s25f1020c5_66_03_04.tcl │ mt64_23_ep1s25f1020c5_66_03_04.tcl │ Stratix_PCI_Board_DDR_settings.tcl │ t32_23_ep1s25f1020c5_66_03_04.tcl │ ├─003 doc │ an223.pdf │ banner.jpg │ ds_StratixPciBd.pdf │ readmeStratixPciKit.htm │ StratixPciKitDocContents.pdf │ ug_StratixPciKit.pdf │ ├─004 max_config │ max_stratix_config.pof │ └─006 software ├─001 driver │ altera_lib.c │ altera_lib.h │ └─002 gui altera.aps altera.clw altera.cpp altera.dsp altera.dsw altera.h altera.ncb altera.odl altera.opt altera.plg altera.rc Altera.rgs alteraDlg.cpp alteraDlg.h alteralogo.bmp CBox.cpp CBox.h Ioctl.h megaicon.ico Meter.cpp Meter.h MonWnd.cpp MonWnd.h resource.h resource.hm StdAfx.cpp StdAfx.h
Altera PCIe学习笔记（Cytech）
02-21
文档主要包括四个部分：1）Magwizard中例化模块的说明；2）内部结构；3）结合实际应用介绍应用层接口信号（我们主要帮客户解决这部分的问题，底层软件驱动部分由客户自己开发，Altera不负责支持）；4）学习初期疑问及AE的解答。
altera EP4CGX15 PCI-e 驱动源码
10-30
Altera EP4CGX15 start kit DEMO 驱动源码
Altera PCI IP core 使用手册
04-16
Altera的PCI core的使用手册,用Altera的FPGA开发PCI接口时必读
ALTERA_片上驱动参考设计应用笔记 英文版-综合文档
05-22
这份"ALTERA_片上驱动参考设计应用笔记 英文版"是Altera工程师和设计者的重要参考资料，涵盖了片上驱动设计的多个方面，从理论到实践，旨在帮助用户充分利用Altera FPGA的片上驱动功能，实现高性能、低功耗的系统...
嵌入式系统/ARM技术中的Altera PCI Express到DDR2 SDRAM 参考设计
12-08
OverviewAltera offers a PCI Express to DDR2 SDRAM reference design that demonstrates the operation of Alteras PCI Express (PCIe) MegaCore® product. This reference design provides an interface ...
Altera FPGA和CPLD 设计学习笔记
04-27
《Altera FPGA和CPLD 设计学习笔记》是一份深入探讨FPGA（Field-Programmable Gate Array）和CPLD（Complex Programmable Logic Device）设计技术的珍贵资料，适用于电子工程师、计算机科学家以及对硬件开发感兴趣的...
Altera FPGA和CPLD 设计学习笔记.doc
02-10
《Altera FPGA和CPLD 设计学习笔记》是一份宝贵的学习资料，它涵盖了硬件设计的基本原则、Verilog HDL的使用以及FPGA和CPLD的架构与应用。这份笔记的价值在于它提供了实用的设计思想和经验，对于想要在FPGA/CPLD领域...
PCIE板卡设计参考
07-13
PCI Express® Card Electromechanical Specification Revision 2.0
十分钟搞定altera_pcie.doc
03-17
altera的pcie，qsys设计流程，sgdma，windriver驱动； 注意：并非手把手介绍每个步骤，只是介绍了最主要的东西，简单明了。 源代码太大，上传不了！
PCIE详细设计
09-15
PCIE规范详述，设计介绍，功能原理与实现，配置功能设计
Cyclone IV GX 器件中的 PCI Express 高性能参考设计
07-13
Cyclone V Avalon-ST 接口 PCIe 设计，FPGA 编程文件针对 Cyclone V GX FPGA 开发套件用于 x1 和 x4 Gen1 操作
Altera硬IP开发PCIe 之四 不只需要PCIe硬核
09-21 9383
ＰＣＩｅ硬核实现了物理层、链路层、传输层，但是，这并不说明这是一个完整的PCIe实现方案。还需要“收发器模块”实现PHY芯片的功能，其通过PIPE接口与PCIe硬核连接，通过插槽与PCIe 背板连接。　　↑ ， 每个PCIe硬核需要消耗两个收发器模块，可见，收发器模块
Altera硬IP开发PCIe 之二 Arria V Hard IP for PCI Express用户指南
09-15 6728
在网上看到有人说看了一个月的文档，还没有半点感觉，顿时感觉我这种人没有希望了呢？！我多么希望我能坚持下来，看他一个月的文档，要全身心地投入啊！！也可能那位“大神”也是一个伪大神吧，没办法，只能无视前人的教诲，无知无畏了！我是菜鸟我怕谁！Arria V Hard IP for PCI Express用户指南 网址　　看到这里有个“Document”，分明是在说“点我有惊喜”。或者，只是在嘲弄我的耐心吧
Altera硬IP开发PCIe 之三 ModelSim
09-16 2603
文档《Arria V Avalon-ST Interface for PCIe Solutions User Guide》中，有一段要使用ModelSim，如下： 　　其实，这是一段很不负责任的描述，或者说一点都没有考虑到菜鸟的感受，因为，我敲进去do msim_setup.tcl之后，说什么打不开Macro之类的。研究了半天（注意：真的是半天），需要先设置一下文件路径，首先，看下msim_set
ALTERA片上驱动参考设计英文版应用技巧与注意事项
本篇ALTERA片上驱动参考设计应用笔记（英文版）是由Altera Corporation于2013年发布，编号AN-669。这是一份深入的技术文档，旨在帮助用户理解和应用ALTERA公司的FPGA（Field-Programmable Gate Array）产品，如...

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值