I.MX6U 的时钟系统和主频设置-2 (设置PFD时钟）

最新推荐文章于 2024-05-28 18:31:11 发布

monkea123

最新推荐文章于 2024-05-28 18:31:11 发布

阅读量1.2k

点赞数

分类专栏： imx6ull 文章标签： imx6 嵌入式

本文链接：https://blog.csdn.net/monkea123/article/details/102924027

版权

imx6ull 专栏收录该内容

22 篇文章 2 订阅

订阅专栏

PLL2、 PLL3 和 PLL7 固定为 528MHz、 480MHz 和 480MHz， PLL4~PLL6 都是针对特殊外设的，用到的时候再设置。因此，接下来重点就是设置 PLL2 和 PLL3 的各自 4 路 PFD

1.PFD 时钟设置

在这里插入图片描述
先设置 PLL2 的 4 路 PFD 频率，用到寄存器是 CCM_ANALOG_PFD_528n。

从图 16.1.5.1 可以看出，寄存器 CCM_ANALOG_PFD_528n 其实分为四组，分别对应PFD0~PFD3，每组 8 个 bit，我们就以 PFD0 为例，看一下如何设置 PLL2_PFD0 的频率。 PFD0对应的寄存器位如下：
PFD0_FRAC: PLL2_PFD0 的分频数， PLL2_PFD0 的计算公式为 528*18/PFD0_FRAC，此为可设置的范围为 12~35 。如果 PLL2_PFD0 的频率要设置为 352MHz 的话PFD0_FRAC=52818/352=27。
PFD0_STABLE: 此位为只读位，可以通过读取此位判断 PLL2_PFD0 是否稳定。PFD0_CLKGATE: PLL2_PFD0 输出使能位，为 1 的时候关闭 PLL2_PFD0 的输出，为 0 的时候使能输出。
如果我们要设置 PLL2_PFD0 的频率为 352MHz 的话就需要设置 PFD0_FRAC 为 27，PFD0_CLKGATE 为 0 。 PLL2_PFD1-PLL2_PFD3 设置类似，频率计算公式都是52818/PFDX_FRAC(X=1~3) ，因此 PLL2_PFD1=594MHz 的话， PFD1_FRAC=16 ；PLL2_PFD2=400MHz 的话 PFD2_FRAC 不能整除，因此取最近的整数值，即 PFD2_FRAC=24，这样 PLL2_PFD2 实际为 396MHz； PLL2_PFD3=297MHz 的话， PFD3_FRAC=32。
接下来设置 PLL3_PFD0~PLL3_PFD3 这 4 路 PFD 的频率，使用到的寄存器是CCM_ANALOG_PFD_480n，

PLL2_PFD0 = 528*18/PFD0_FRAC

在这里插入图片描述
寄存器 CCM_ANALOG_PFD_480n 和 CCM_ANALOG_PFD_528n的结构是一模一样的，只是一个是 PLL2 的，一个是 PLL3 的。寄存器位的含义也是一样的，只是频率计算公式不同，比如 PLL3_PFDX=480*18/PFDX_FRAC(X=0~3) 。如果PLL3_PFD0=720MHz 的话， PFD0_FRAC=12；如果 PLL3_PFD1=540MHz 的话， PFD1_FRAC=16;如果 PLL3_PFD2=508.2MHz 的话， PFD2_FRAC=17；如果 PLL3_PFD3=454.7MHz 的话，PFD3_FRAC=19。

/* 2、设置PLL2(SYS PLL)各个PFD */
	reg = CCM_ANALOG->PFD_528;
	reg &= ~(0X3F3F3F3F);		/* 清除原来的设置 						*/
	reg |= 32<<24;				/* PLL2_PFD3=528*18/32=297Mhz 	*/
	reg |= 24<<16;				/* PLL2_PFD2=528*18/24=396Mhz(DDR使用的时钟，最大400Mhz) */
	reg |= 16<<8;				/* PLL2_PFD1=528*18/16=594Mhz 	*/
	reg |= 27<<0;				/* PLL2_PFD0=528*18/27=352Mhz  	*/
	CCM_ANALOG->PFD_528=reg;	/* 设置PLL2_PFD0~3 		 		*/