实验所用板子为altera DE2板子,FPGA为Cyclone II:EP2C35F672C6,quartus版本为13.0
实验目的
在DE2板子的7-segment display数字显示屏HEX0上每秒加一显示数字0-9。
KEY[0]为复位信号,按下时为0。
实验代码
/*
HEX0[0] = 1'b0; //enable
|||||[0]||||
[5] [1]
||| |||
|||||[6]||||
[4] [2]
||| |||
|||||[3]||||
*/
module work
#(
parameter ZERO = 7'b1000000,
parameter ONE = 7'b1111001,
parameter TWO = 7'b0100100,
parameter THREE = 7'b0110000,
parameter FOUR = 7'b0011001,
parameter FIVE = 7'b0010010,
parameter SIX = 7'b0000010,
parameter SEVEN = 7'b1111000,
parameter EIGHT = 7'b0000000,
parameter NINE = 7'b0010000
)
(
CLOCK_50,
KEY,
HEX0
);
input CLOCK_50;
input [3:0]KEY;
output [6:0]HEX20;
wire rst = !KEY[0];
wire clk = CLOCK_50;
reg [7:0]NUMBER [9:0];
always @(posedge clk or posedge rst) begi