linux下的EDA——primetime使用

primetime是进行静态时序分析（STA）的工具，根据设计者给出的时序约束来对电路进行分析观察设计是否满足时序要求。

pt能够提供以下检查：

建立时间和保持时间检查；

时钟脉冲宽度的检查；

时钟门的检查；

未约束的时钟端点；

组合反馈回路等。

需要注意的是pt的输入文件是门级网表，一般先要通过dc将RTL级电路转化为门级网表之后作为pt的输入。

实例：

需要仿真的电路：fifo.v

module fifo(datain, rd, wr, rst, clk, dataout, full, empty);
input [7:0] datain;
input rd, wr, rst, clk;
output [7:0] dataout;
output full, empty;
wire [7:0] dataout;
reg full_in, empty_in;
reg [7:0] mem [15:0];
reg [3:0] rp, wp;
assign full = full_in;
assign empty = empty_in;
// memory read out
assign dataout = mem[rp];
// memory write in
always@(posedge clk) begin
    if(wr && ~full_in) mem[wp]<=datain;
end
// memory write pointer increment
always@(pos