@Luoxx-CSDN博客

介绍EDA流程中的DC，综合简介，DC简介，DC中相关概念，dc启动配置文件，dc输入输出文件，dc设计对象，dc设计约束，时序分析相关概念，建立保持时间，时序路径，时序弧，输入延迟，输出延迟，时间裕度，关键路径，伪路径，多周期路径。DC流程简介，启动，读入，初步检查，设置设计环境，设置目标约束，编译优化，导出。

2022-12-08 21:05:39 4769

原创 EDA09--VCS 操作实践（二）

本文介绍Linux下VCS的仿真流程，包括用户交互模式，后处理模式、Makefile脚本编写。查看波形图和代码覆盖率，波形文件添加等，all:com sim run_dve com simrun_dve cm。

2022-12-06 12:10:16 1866

原创 EDA08--VCS 波形文件和debug（二）

介绍Linux下VCS仿真时需要的波形文件，vcd和vpd他们的产生以及特点、调用。在Testbench中如何添加代码。

2022-12-03 20:49:39 1811

原创 EDA07--VCS仿真验证（一）

VCS的知识内容，包括原理，步骤，所需命令及其选项，编译运行调试。代码覆盖率。vcs -f file.list -timescale=1ns/1ps -full64 +v2k -cm line+cond+fsm+tgl -debug_allsimv -cm line+cond+tgl+fsm -l sim.logdve -full64 -cov -dir simv.vdb

2022-12-03 20:30:16 2545

原创 EDA06--TCL脚本语言（二）

TCL语言中列表、数组相关命令，lappend\concat\lsearch\控制结构if switch、for、foreach、while。过程proc。

2022-12-03 19:37:27 1047

原创 EDA05--TCL脚本语言（一）

TCL简介，格式，表达式、计算命令、字符串format命令、string命令及其选项等，Linux/Unix下TCL解释器的示例。length index range compare match equal等。

2022-11-26 11:32:15 3359

原创 EDA04--Vim编辑器使用

Linux下Vim编辑器的使用，包括简介，常用操作与技巧，三种工作模式，命令模式：所敲的按键编辑器都理解为命令，执行不同的功能。输入模式：编辑插入，对文本插入编辑。底线命令模式：通常对文件保存退出。

2022-11-25 17:56:55 355

原创 EDA03--Linux其余基础操作

Linux下一些基础操作，包括软甲安装、文件挂载、日期、IP地址主机名、压缩解压等

2022-11-19 11:58:00 266

原创 EDA02--Linux用户权限相关

介绍Linux权限相关东西，查看、更改、替换等。

2022-11-18 16:54:28 463

原创 EDA01--Linux简介与基本指令入门

Linux简介，Linux基本操作指令，Linux操作技巧。操作演示示例。

2022-11-18 15:51:22 778

原创手把手Verilog循环优先级仲裁器

用优先级状态寄存器阵列和请求计算模块组成仲裁器，对多信号请求安优先级先后输出结果，优先级随输入改变阵列而改变。

2022-10-29 16:16:52 2321 1

原创手把手 Veriolg HDL的 4位单信号的乒乓Buffer操作

2组并行Buffer，轮流写入，轮流输出的形式提高数据处理速率。通过状态机来操作各自的读写使能来实现。

2022-10-23 15:49:42 1145

原创手把手Verilog HDL同步Vaild-Ready握手FIFO机制

V-R握手FIFO机制，即是两级时钟速率不同的模块之间传递信号的机制，上游往下游传递的数据暂时缓存在FIFO中，上游和FIFO、FIFO和下游之间通过握手传递信号。即在一个FIFO模块外层套了一层握手机制。如下图：如何用Verilog代码实现呢？我们可以这么来做，1、先实现一个同步FIFO,2、再实现一个单信号握手，3、把握手机制套在FIFO外面。Frist-in-first-out，先进先出，是一种数据缓存器，实现速率匹配。

2022-10-21 16:36:48 2991 4

基于RISC-V的图像边缘检测处理器设计文档

本设计是基于 RISC-V 的五级流水线实现的图像边缘检测的处理器部分，采用 robert 算子检测图像边缘，在 ZedBoard 开发板平台实现，并通过 VGA 将边缘检测结果显示在显示屏上。首先完成单周期设计。接着设计按照 IF/ID/EXE/MEM/WB 五个阶段，将信号划分为控制部分和数据部分，并分别对其进行分析。在 vivado 上实例化 rom 和 ram 的 IP 核，外加处理器代码，实现五级流水，并完成数据和控制冒险的检测与处理。其中，数据冒险检测单元 forward_uint 实例化在 EXE 阶段，检测数据冒险，将冲突的数据从 exe_mem 阶段和 mem_wb 阶段前递到 exe 阶段的 alu 数据输入和 MEM 阶段的 data_in；控制冒险在 exe 阶段检测，输出结果传至 IF 重新取指，if_id 和 id_exe 流水线寄存器冲刷。

2024-06-15

B站邸老师静态时序分析整理

这段时间学习IC设计，学到了STA静态时序分析，观看了邸老师的STA课程，感觉讲的很不错，顺便记了笔记，分享出来供大家交流学习。课程中有关TCL的笔记我没写，主要是前段时间写了两篇详细介绍TCL语言的文章，所以只记了Synopsys TCL的相关笔记。详情请看： EDA05–TCL脚本语言（一）: link EDA05–TCL脚本语言（二）: link 首先交代一下前文：至此我在前面已经介绍了Linux操作系统、TCL脚本语言、VCS仿真、DC逻辑综合，数字芯片前端的主要工作就完成了，接下来就是后端，后端包括PT、formality、ICC。这里再次回顾一下数字芯片设计的流程。因为到这里我对于数字设计流程有了更加深刻的认识。 ———————————————— 版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。原文链接：https://blog.csdn.net/one11070910/article/details/1

2024-06-15

EDA技术中PT和STA

STA静态时序分析，推荐邸老师的B站课程，链接：链接: link STA基本概述和其中一些内容在之前邸老师笔记中已经涉及了，链接: link 本文介绍一些其他的内容。即STA的批处理命令。时序分析的基本前提是精确指定时钟，包括延时、不确定性等。PT支持如下类型的时钟信息：多个时钟(Multiple clocks)：PT允许定义具有不同频率和占空比的多个时钟。时钟可以是真实时钟（具有端口 port 或 pin 等实际来源）或虚拟时钟。时钟网络延时与歪斜 (Clock network delay and skew)：PT 允许指定时钟网络的延时，比如相对于时钟源的延时，即clock latency；以及到达时钟网络目的节点的时间变化，即 clock skew。门控时钟(Gated clock)：门控时钟是指一个受控于门控逻辑(gating logic)的时钟信号。PT支持门控信号的建立时间和保持时间检查。 ———————————————— 版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文

2024-06-15

EDA技术中VIM编辑器使用和VCS工具使用

三种工作模式命令模式：命令模式下，所敲的按键编辑器都理解为命令，执行不同的功能。输入模式：编辑插入，对文本插入编辑。底线命令模式：通常对文件保存退出。 CS-DVE仿真由三步构成：编译、仿真、调试。提前编写好设计文件和Testbench的.v文件。首先经过编译程序，（这一步检查代码有无语法错误，类似于Modelism里面的complier功能）编译的默认结果命名为simv ；然后运行上一步得到的simv既可以得到仿真结果；采用互动模式时，每一步执行与否又使用者决定，采用后处理模式时，程序根据.v文件设计自动开始执行、自动决定何时停止仿真（通常仿真不再变化或者执行到s o o p / soop/soop/finish）。最后调试即就是查看波形。编译成功会提示：…/simv up to date; 仿真成功会提示：$finish called from file “./test_adder4.v”, line 38. $finish at simulation time 46400 ————————————————

2024-06-15

DC逻辑综合 EDA技术

C是逻辑综合的工具。 DC 的用户接口分为两类：图形用户接口 (GUI)和命令行接口，其中 GUI 接口包括 Design Analyzer 和 Design Vision, 分别通过命令design_analyzer 和 design_vision来启动；命令行接口包括 DCSH和DC-Tl13，其中DCSH 是基于Synopsys自身语言的命令行接口，通过 de_shell命令来启动，而DC-Tcl基于标准TCL语言，通过 de_shell来启动。如下图所示： ———————————————— 版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。原文链接：https://blog.csdn.net/one11070910/article/details/128243158

2024-06-15

linux操作要点 EDA工具

这是链接: link。前面第一部分Linux简介现在可以先了解一下，不用太懂（其实看也看不懂），等大家把Linux用一段时间，熟悉了基本操作之后再回过头来看这些介绍就明白很多了。关于Linux的学习，只要会会以下几点就可以了，主要是多练，上手比较难，但用熟了非常适合工程开发。最后就是教程，我是跟着B站的视频学的，黑马程序员，个人看过后非常推荐。 1、Linux的结构； 2、Linux的基本指令； 3、Linux的权限操作； 4、一些操作技巧。 ———————————————— 版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。原文链接：https://blog.csdn.net/one11070910/article/details/127922013

2024-06-15

基于Matlab和FPGA的Cordic算法设计与实现

向量模式原理已知直角坐标下一点（x，y），如何求该点在极坐标系的坐标（ρ,）?当x和y都为正数时，有,求的过程即就是求反正切函数的过程。CORDIC算法的思想就是：将向量（x，y）顺时针旋转一定的度数，如果旋转之后纵坐标为0，那么累计旋转的度数就是，横坐标x的值就是ρ，也就是向量的模长。旋转模式原理已知直角坐标下一向量的角度，如何求该点向量的正余弦值和？当有原点为中心的圆半径为1时，坐标的横坐标即为，纵坐标即为。 CORDIC算法的思想就是：将向量逆时针旋转一定的度数，如果旋转之后角度趋近于，那么累计旋转的横坐标x的值就是，纵坐标y的值就是。

2024-06-15

基于FPGA的CORDIC算法旋转模式实现

已知直角坐标下一向量的角度，如何求该点向量的正余弦值和？当有原点为中心的圆半径为1时，坐标的横坐标即为，纵坐标即为。 CORDIC算法的思想就是：将向量逆时针旋转一定的度数，如果旋转之后角度趋近于，那么累计旋转的横坐标x的值就是，纵坐标y的值就是。

2024-06-15

基于Matlab的CORDIC算法实现

向量模式原理已知直角坐标下一点（x，y），如何求该点在极坐标系的坐标（ρ,）?当x和y都为正数时，有,求的过程即就是求反正切函数的过程。CORDIC算法的思想就是：将向量（x，y）顺时针旋转一定的度数，如果旋转之后纵坐标为0，那么累计旋转的度数就是，横坐标x的值就是ρ，也就是向量的模长。

2024-06-14

基于FPGA的CORDIC算法向量模式实现

2024-06-14

AHB总线协议中文整理

这个资源请大家不要下载

2024-06-11

VCS操作所用到的文件

文件包括三个，4为加法器，同步握手fifo，异步fifo。用于在Linux下VCS环境中仿真，查看波形文件和代码覆盖率，有脚本，Makefile以编写成功且试过能跑。

2022-12-04

win系统下64位的TCL解释器

win系统下64位的TCL解释器，附带一部分TCL脚本语言

2022-11-25

基于FPGA的DDS信号发生器

基于FPGA的DDS信号发生器自己做的一个DDS信号发生器，基本功能实现，下板验证完成，有输出文件，自己只需要改变管脚分配即可使用。工程简介： 1、硬件：Cyclone Ⅳ系列 EP4CE10F17C8 的FPGA芯片；AN9769的数模转化芯片；LCD12864液晶屏显示。 2、软件：基于Quartus Ⅱ，VerilogHDL硬件描述语言。主要有DDS主模块、赋值、按键控制、按键消抖、按键检测、参数选择、波形选择、LCD显示模块、顶层TOP。 3、内容有：01-工程文件、02-硬件连接、03-设计说明、04-参考资料。

2022-05-14

空空如也

TA创建的收藏夹 TA关注的收藏夹

TA关注的人