2017年04月_尼德兰的喵

09月 08月 07月 06月 05月 04月 03月 02月

原创 altera小实验——SignalTap II 使用指导

SignalTap II内置逻辑分析仪是quartus ii开发过程中必要的工具，用于抓取工程运行中实际产生的信号。这与modelsim不同，modelsim属于功能验证，是“理论上”的波形，而signaltap ii抓取的真实的波形（当然也不能保证全对！），是随着码流烧录进FPGA然后综合处一块区域为逻辑分析仪。1.建立工程并编译。首先当然已经完成工程了，需要对波形进行抓取检测。

2017-04-10 22:20:02 3868

转载 nios ii小实验——第一个demo指导书

1.新建工程：打开Quartus II 13.0，点击File->New Project Wizard，点击Next后可以看到如图2所示的对话框，选择工程路径给工程命名（注意：工程名必须和顶层模块名一致，否则编译会报错）。这里我们将工程名命名为lights。2.选择器件：这里我们选择Cyclone II里头的EP2C35F672C6这个芯片。直接点击finish。至此我们完成了qu

2017-04-09 22:35:10 2509

原创 altera小实验——第一个demo指导书

开发板型号：DE-2FPGA型号：EP2C35F672C6N软件型号：Quartus II 13.0电源：输出DC（直流）9V 1.3A下载线：USB-方口下载线准备接好电源线数据线，并等待数据驱动安装，若安装不成功则手动安装；手动安装驱动：控制面板---硬件和声音---设备管理器---通用串行总线控制器，注意有叹号或者×号的总线选项，右键---更新驱动程序软件---浏

2017-04-07 17:31:21 972

原创 testbench——信号的产生

在写testbench时候，需要对各种信号根据时间进行设置。注意所有需要输入被测试模块的信号均为reg型。module test();reg clk;reg sig1, sig2, sig3, sig4, sig5;常见信号设置方式时钟信号一般通过forever语句设置，产生连续时钟。initial begin clk = 1'b0; forever #

2017-04-06 19:55:04 7344