RISC-V: RV32I、RV32M、RV32D、RV32F、RV32G

最新推荐文章于 2024-05-09 17:22:28 发布
最新推荐文章于 2024-05-09 17:22:28 发布
阅读量3.2k 收藏 2
点赞数 1
分类专栏： RISC-V 文章标签： risc-v
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/mr_jerk/article/details/119894217
版权

RISC-V的指令集关系：

指令集RV32IRV32MRV32ARV32DRV32FRV32F与RV32D共同的指令RV32G
指令数4781132328122

因为， R V 32 G = R V 32 I ⋃ R V 32 M ⋃ R V 32 A ⋃ R V 32 D ⋃ R V 32 F RV32G = RV32I \bigcup RV32M\bigcup RV32A\bigcup RV32D\bigcup RV32F RV32G=RV32I⋃RV32M⋃RV32A⋃RV32D⋃RV32F
所以 ， R V 32 G 的 指 令 数 = 47 + 8 + 11 + 32 + 32 − 8 = 122 RV32G的指令数=47+8+11+32+32-8=122 RV32G的指令数=47+8+11+32+32−8=122
详细指令集参阅： 此表。可在网上免费找到，记不到地址了；

我才是李狗剩
关注
  • 1
    点赞
  • 踩
  • 2
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
RV32FD指令集
weixin_33898233的博客
10-30 1345
Risc-V架构定义了可选的单精度浮点指令(F扩展指令集)和双精度浮点指令(D扩展指令集)。Risc-V架构规定：处理器可以选择只实现F扩展指令子集而不支持D扩展指令子集；但是如果支持了D扩展指令子集，则必须支持F扩展指令子集。Risc-V架构规定的浮点数符合IEEE754 2008规则，可以从下面的链接了解浮点数格式的详细信息：https://www.cnblogs.com/german-iri...
ASFRV32IM-super2:单周期有序SuperScalar RISC-V RV32IM实现
04-04
ASFRV32IM-super2 ASFRV32IM-super2是单周期（非流水线）有序SuperScalar RISC-V RV32IM实现的集合。 ASFRV32IM-super2具有5种不同的SuperScalar方法实现。 ASFRV32IM-super2没有CSR，因此无法处理任何异常。 ASFRV32IM-super2的存储器与指令存储器和数据存储器分开（哈佛体系结构），并且可以通过4字节对齐方式访问，因此ASFRV32IM-super2几乎与除了强制进行4字节字对齐的内存访问和fence_i始终失败。 ASFRV32IM-super2具有简单的字符输出功能（UART）和带有内存映射IO的程序周期计数器，可通过所有RV32IM riscv测试（rv32ui-p和rv32um-p，但rv32ui-p-fencei（Zifence扩展除外）），并运行coremark和dh
RISC-V指令集之RV32M
百里杨的博客
02-26 512
RV32M指令集很简单，指令条数很少，主要包含乘法、除法两类指令。
RV32I指令集及其编码方式解读
最新发布
qq_45226456的博客
05-09 416
详细介绍RV32I指令集内容及其编码方式
RV32M指令集
weixin_34194551的博客
10-29 1146
Risc-V定义了可选的RV32M，它定义了整数乘法除法指令。总共8条指令。 Category Fmt RV32I base machine code(bin) comment mul 整数乘法 R mul rd, rs1, rs2 0000001[24-20,rs2][19-15,rs1]000[11-7,rd]0110011 rd=rs1*rs2, 将结果...
RV32IM_指令介绍
deilt
03-15 1259
I型指令通常包括opcode（操作码，7）funct3（功能码，3）rs1（源寄存器1，5）rd（目标寄存器，5）Imm（立即数，12）shamt（位移次数，5）(因为是32位数据，所以最多只能位移32次，5位位宽即可)其中opcode用于判断指令的类型；func3用于判断具体指令需要进行的操作；rs1是需要访问通用寄存器的地址，将取到的值用于运算操作；rd是将运算结果写回的目的寄存器地址，立即数是进行运算操作的数，这里直接给出，可以直接扩展后使用，不需要访问寄存器取值。
RISC-V Reader 笔记（四）RV32M，RV32F，RV32D
jtwqwq的博客
06-30 370
学习自书籍：RISCV Reader
rv32emu：具有ELF支持的RISC-V RV32I [MA]仿真器
02-05
rv32emu：具有ELF支持的RISC-V RV32I [MA]仿真器
rvsim:实现RV32G的RISC-V模拟器[C]
05-04
一种用RV32G实现的RISC-V模拟器，用RV32G [C]编写。 有关用法，请参阅。 目前的局限性 仅支持little-endian主机。 Windows支持需要工作。 特征 serialize启用序列化支持 rv32c启用RV32C压缩指令集支持 rv32fd启用...
RISC-V ID.zip_B88Q_RISC verilog_RV32i_risc-v_risc-v代码
09-23
32位RISC-V CPU（RV32I）的译码器实现代码
RV32I-GPU:RV32I开源GPU
03-18
RV64XRV64X旨在创建和提供具有RISC-V派生架构的开源GPU。 •••••关于该项目我们希望使小型公司能够开发专用的处理器和GPU，而无需支付专利使用费。 对于基于RISC-V的片上系统（SoC），有许多免费和商业IP构建块...
simple-riscv-cpu:简单的RISC-V RV32I CPU
03-29
simple-riscv-cpu:简单的RISC-V RV32I CPU
rv32g linux gcc,CNRV/riscv-gnu-toolchain
weixin_35664144的博客
05-13 228
RISC-V GNU Compiler ToolchainThis is the RISC-V C and C++ cross-compiler. It supports two build modes:a generic ELF/Newlib toolchain and a more sophisticated Linux-ELF/glibctoolchain.Getting the sourc...
RISC-V指令集架构------RV32F/RV32D浮点扩展指令集
qq_38798111的博客
03-23 4572
RV32D和RV32F是RISC-V指令集架构中的浮点扩展指令，用于支持浮点运算。其中，RV32D是双精度浮点扩展指令，而RV32F是单精度浮点扩展指令。在RISC-V中，浮点扩展指令是可选的，需要根据具体应用场景来选择是否使用。如果应用场景需要进行浮点运算，那么就需要使用RV32D和RV32F指令集扩展。
RISC-V指令集架构------RV32M乘法扩展指令集
qq_38798111的博客
03-22 2703
本节以RV32M为例详细介绍RISC-V中的M型拓展指令。
RISCV - 1 RV32/64G指令集清单
天使之翼
07-19 1328
该文源于RISCV的《[The RISC-V Instruction Set Manual: Volume I](https://github.com/riscv/riscv-isa-manual/releases/tag/riscv-isa-release-1239329-2023-05-23)》，文档的链接为：[https://github.com/riscv/riscv-isa-manual/releases/tag/riscv-isa-release-1239329-2023-05-23]
RISC-V指令集架构------RV32A原子操作扩展指令集
qq_38798111的博客
03-23 1174
RV32A是RISC-V指令集架构中的原子性扩展指令，用于支持原子操作。原子操作是对共享内存中的数据进行操作的一种方式，可以保证多线程并发执行时的数据一致性。
大家一起从零设计RISC-V处理器（四）之RISC-V 32位（RV32I）指令集详细介绍
热门推荐
宏强-Blog
03-21 1万+
这里写自定义目录标题1.简述2.RV特权模式3.RV指令集分类2.RV寄存器3.RV32I指令集3.指令集归类4.指令集归类1）算术与逻辑运算指令2）数据载入和存储指令3）跳转指令 1.简述 RISC-V官方标准主要分为两部分：用户指令集、特权模式； 2.RV特权模式 根据不同的应用场景和需求，同一指令集根据不用特权模式在设计上采取不同的策略；为了加强对操作系统和信息安全的支持，定义三种模式，每一钟模式对应一个特权层级，机器模式层级最高，普通用户模式层级最低，层级越高软件可操作的权限就越高；类似在linux
RISC-V指令集之RV32A
百里杨的博客
02-26 409
预订取数读出一个内存字，写入目的寄存器，并记录该内存字的预订信息。RV32A 是可选的，一个不支持它的RISC-V 处理器会更简单。AMO 指令对内存中的操作数执行一次原子操作，并将原内存值写入目的寄存器。简洁编程语言开发者假定底层的体系结构提供原子的比较-交换操作：比较某寄存器值与用另一寄存器寻址的内存值，若相等，则将第3。个寄存器的值与内存值交换。本文中的这些指令较多，具体指令详细含义，见RISC-V指令手册，不再赘述。RV32A是RISC-V规范定义的用于原子操作的指令集。
基于risc-v rv32i指令集实现单周期处理器
09-03
基于RISC-V RV32I指令集实现单周期处理器是一种常见的处理器设计方法。单周期处理器基于时钟周期，每个指令在一个时钟周期内执行完毕。下面是一个简单的实现方案，有助于理解单周期处理器的工作原理。 首先，需要实现一个指令存储器（Instruction Memory），用来存储指令序列。每个指令都有唯一的地址，通过访问指令存储器可以获取到对应地址处的指令。 然后，需要实现一个指令译码器（Instruction Decoder），用来解析并译码指令。指令译码器可以将指令解析为操作码和操作数，并将其传递给执行单元。 接下来，需要实现执行单元（Execution Unit），用来执行指令操作码对应的操作。针对RISC-V RV32I指令集，执行单元需要能够实现指令集中定义的各种操作，如算术逻辑运算、内存访问和分支跳转等。 此外，还需要实现寄存器文件（Register File），用于存储和访问处理器的寄存器。寄存器文件包含了一组通用寄存器，用于保存数据和计算结果。指令可以从寄存器文件中读取数据，并将结果写回到寄存器。 最后，需要实现数据存储器（Data Memory），用于存储数据。数据存储器可以实现对内存的读写操作。 整个单周期处理器的工作流程如下：首先从指令存储器中读取指令，然后通过指令译码器解析指令，并将解析结果传递给执行单元。执行单元执行对应的操作，并将结果写回寄存器文件。同时，执行单元也可以从寄存器文件中读取操作数，并访问数据存储器进行内存读写操作。 需要注意的是，单周期处理器的时序较为简单，每个指令需要在一个时钟周期内执行完毕。因此，在处理器的设计中应充分考虑指令的执行时间，并保证所有操作都能在一个时钟周期内完成。 总之，基于RISC-V RV32I指令集实现单周期处理器是一种常见的处理器设计方法，通过实现指令存储器、指令译码器、执行单元、寄存器文件和数据存储器，可以实现一个基本的单周期处理器。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值