大家一起从零设计RISC-V处理器（四）之RISC-V 32位（RV32I）指令集详细介绍

已于 2022-06-12 17:29:01 修改
阅读量1.4w 收藏 248
点赞数 36
分类专栏： RISC-V设计 文章标签： risc-v rv32i 指令集 特权模式
于 2022-03-21 22:18:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/weixin_40377195/article/details/123647133
版权

1.简述

指令集是协议规范， 大家遵循规范进行设计，不用考虑软件、工具、应用等一系列的问题；设计RISCV处理器就需要仔细且反复阅读RISC-V标准；
RISC-V官方标准主要分为两部分：用户指令集、特权模式；下面进行详细的介绍：

2.RV特权模式

根据不同的应用场景和需求，同一指令集根据不用特权模式在设计上采取不同的策略；为了加强对操作系统和信息安全的支持，定义三种模式，每一钟模式对应一个特权层级，机器模式层级最高，普通用户模式层级最低，层级越高软件可操作的权限就越高；类似在linux系统，一般在普通用户权限下操作，如果需要安装依赖库或者在根目录下操作等，就需要进入超级用户，也就是root，获得更高的权限（当然可直接用sudo），这是一种保护措施，以防用户误操作导致系统损坏；
在处理器设计时，机器模式是必须要实现的，其他两个模式根据需求加以实现，我们目标是简易的MCU，因此也只需要实现机器模式即可；
在这里插入图片描述

3.RV指令集分类

如图所示，指令集分为基础指令集和扩展指令集；又根据处理器位数不同，分为32位、64位以及128位，其中32位指令集（RV32I）为了进一步支持嵌入式又制定嵌入式指令集（RV32E），将32个32位的通用寄存器砍掉一半，即只有16个32位的通用寄存器，其他保持不变；
 “I” 基本整数集，其中包含整数的基本计算、Load/Store和控制流，所有的硬件实现都必须包含这一部分。
 “C”压缩指令扩展，将某些指令进行压缩，提高代码密度；
 “M” 整数乘除法扩展，增加了整数寄存器中的乘除法指令。
 “A” 原子操作扩展，增加对储存器的原子读、写、修改和处理器间的同步。
 “F” 单精度浮点扩展，增加了浮点寄存器、计算指令、L/S指令。
 “D” 双精度扩展，扩展双精度浮点寄存器，双精度计算指令、L/S指令。
 I+C+M+F+A+D 被缩写为 “G” ，共同组成通用的标量指令。
在后续ISA的版本迭代过程中，RV32G和RV64G总是保持不变。

可以看出扩展指令支持也比较丰富，但不是我们需要实现的内容就不展开了，后期项目升级需要实现时单独拿出来讨论；
在这里插入图片描述

4.RV寄存器

RV32I型具有32个32-bit的通用寄存器，具体定义和功能如下：
在这里插入图片描述

5.RV32I指令类型

如图，RV32I 6大类指令类型，从这里可以看出Bit域定义是非常规整的，相同的定义总是在同一位置，这样让代码更简洁、实现更加容易；

  • opcode：操作码，每个指令类型都有只属于自己的编码值，用于区分不同的指令类型；
  • rd:目标寄存器：需要写入的通用寄存器，该Bit域是寄存器的地址；
  • func7、func3：表示指令的功能，同一指令类型中通过这几个bit域来区分具体功能（数字“7”代表是占用7-bit位宽，数字“3”同样）；
  • rs1：源寄存器1，需要读取得通用寄存器，该Bit域是寄存器的地址；
  • rs2：源寄存器2，需要读取得通用寄存器，该Bit域是寄存器的地址；
  • imm：立即数，该Bit域的数值可直接用于计算，是常数；
    在这里插入图片描述

6.RV32I指令总览

如下，是RV32I所有指令，总共47条，详细功能在后面介绍；；这里印证上面所说的同一类型的指令，操作码一致，而不同的功能通过func3、func7来区分；但是U、J型操作码是有区别的，而且I型中不同功能的指令操作码也是不一致，这些区别后面会详细讨论；
在这里插入图片描述

7.RV32I指令介绍

1）U-type

U型为两条指令，主要作用将常数（也叫立即数）计算后直接存入目标寄存器中，由于立即数占了20-bit，没有多余的bit做为func，因此这两条指令的操作码不一致作为区分；

  • lui指令：将其携带的20位立即数作为32位的高位，低12位置0，然后将结果载入到目标寄存器中；
  • 汇编写法：
lui  rd,  imm

在这里插入图片描述

  • auipc指令：将其携带的20位立即数作为32位的高位，低12位置0，然后与当前的PC值相加，将结果写入目标寄存器中；
  • 汇编写法：
auipc  rd, imm

在这里插入图片描述

2）J-type

J型也只有两条指令，同U型一样，操作码不一致；

  • jal指令：将其携带的20位立即数做符号扩展，并左移一位，产生32bit的有符号数，然后与PC值相加产生指令存储器的目标地址，跳转至PC±1MB的地址范围；同时将紧随其后的指令的地址存入目标寄存器；
  • 汇编写法：
jal  rd, offset

在这里插入图片描述

  • jalr指令：将其携带的12位立即数与源寄存器1值相加，并将结果的末尾清零，作为跳转的地址；与jal指令一样，将其后的指令地址存入目标寄存器中；
  • 汇编写法：
jalr rd, offset(rs1)

在这里插入图片描述

3）B-type

  • beq：源寄存器1、2值相等，跳转至目标地址；而目标地址由立即数符号扩展，并左移1位与PC值相加产生；
  • 汇编写法：
beq  rs1, rs2, imm

在这里插入图片描述

  • bne：源寄存器1、2值不相等，跳转至目标地址；而目标地址由立即数符号扩展，并左移1位与PC值相加产生；
  • 汇编写法：
bne  rs1, rs2, imm

在这里插入图片描述

  • blt：源寄存器1小于源寄存器2值，跳转至目标地址；而目标地址由立即数符号扩展，并左移1位与PC值相加产生；
  • 汇编写法：
blt  rs1, rs2, imm

在这里插入图片描述

  • bge：源寄存器1不小于源寄存器2值，跳转至目标地址；而目标地址由立即数符号扩展，并左移1位与PC值相加产生；
  • 汇编写法：
bge  rs1, rs2, imm

在这里插入图片描述

  • bltu：源寄存器1小于源寄存器2值，跳转至目标地址；而目标地址由立即数符号扩展，并左移1位与PC值相加产生；
  • 汇编写法：
bltu  rs1, rs2, imm

在这里插入图片描述

  • bgeu：源寄存器1不小于源寄存器2值，跳转至目标地址；而目标地址由立即数符号扩展，并左移1位与PC值相加产生；
  • 汇编写法：
bgeu  rs1, rs2, imm

在这里插入图片描述

4）I-type

I型主要分成两类功能：操作数据存储器、立即数运算；还有其他但这里先不讨论；
先介绍操作数据存储器指令，即Load指令；

  • lb：立即数符号扩展后，与源寄存器1相加，作为读取数据的地址，读出该地址的1字节数据，经符号扩展写入到目标寄存器中；
  • 汇编写法：
lb  rd, offset(rs1)

在这里插入图片描述

  • lh：立即数符号扩展后，与源寄存器1相加，作为读取数据的地址，读出该地址的2字节数据，经符号扩展写入到目标寄存器中；
  • 汇编写法：
lh  rd, offset(rs1)

在这里插入图片描述

  • lw：立即数符号扩展后，与源寄存器1相加，作为读取数据的地址，读出该地址的4字节数据，经符号扩展写入到目标寄存器中；
  • 汇编写法：
lw  rd, offset(rs1)

在这里插入图片描述

  • lbu：立即数符号扩展后，与源寄存器1相加，作为读取数据的地址，读出该地址的1字节数据，经0扩展写入到目标寄存器中；
  • 汇编写法：
lbu  rd, offset(rs1)

在这里插入图片描述

  • lhu：立即数符号扩展后，与源寄存器1相加，作为读取数据的地址，读出该地址的2字节数据，经0扩展写入到目标寄存器中；
  • 汇编写法：
lhu  rd, offset(rs1)

在这里插入图片描述
接下来介绍立即数运算指令：

  • addi：立即数做符号扩展，与源寄存器1相加（忽略溢出），将结果存入目标寄存器；
  • 汇编写法：
addi  rd, rs1, imm

在这里插入图片描述

  • slti：立即数做符号扩展，与源寄存器1做比较：条件成立目标寄存器置1，否则置0；
  • 汇编写法：
slti  rd, rs1, imm

在这里插入图片描述

  • sltiu：立即数做符号扩展，与源寄存器1做比较：条件成立目标寄存器置1，否则置0；
  • 汇编写法：
sltiu  rd, rs1, imm

在这里插入图片描述

  • xori：立即数做符号扩展，与源寄存器1相异或，将结果存入目标寄存器；
  • 汇编写法：
xori  rd, rs1, imm

在这里插入图片描述

  • ori：立即数做符号扩展，与源寄存器1相或，将结果存入目标寄存器；
  • 汇编写法：
ori  rd, rs1, imm

在这里插入图片描述

  • ani：立即数做符号扩展，与源寄存器相与，将结果存入目标寄存器；
  • 汇编写法：
ani  rd, rs1, imm

在这里插入图片描述

  • slli：将源寄存器1值左移shamt位，空位填0，结果写入目标寄存器；shamt[5]为0有效；
  • 汇编写法：
slli  rd, rs1, shamt

在这里插入图片描述

  • srli ：将源寄存器1值右移shamt位，空位填0，结果写入目标寄存器；shamt[5]为0有效；
  • 汇编写法：
srli  rd, rs1, shamt

在这里插入图片描述

  • srai：将源寄存器1值循环右移shamt位，结果写入目标寄存器；shamt[5]为0有效；
  • 汇编写法：
srai  rd, rs1, shamt

在这里插入图片描述

5）S-type

  • sb：立即数符号扩展后，与源寄存器1相加作为数据存储器的地址，将源寄存器2的最低字节存入；
  • 汇编写法：
sb  rs2, offset(rs1)

在这里插入图片描述

  • sh：立即数符号扩展后，与源寄存器1相加作为数据存储器的地址，将源寄存器2的最低2个字节存入；
  • 汇编写法：
sh  rs2, offset(rs1)

在这里插入图片描述

  • sw：立即数符号扩展后，与源寄存器1相加作为数据存储器的地址，将源寄存器2的整字存入；
  • 汇编写法：
sw  rs2, offset(rs1)

在这里插入图片描述

6）R-type

  • add：源寄存器1、2相加（忽略溢出），结果将被写入目标寄存器中；
  • 汇编写法：
add rd, rs1, rs2

在这里插入图片描述

  • sub：源寄存器1 - 源寄存器2（忽略溢出），结果将被写入目标寄存器中；
  • 汇编写法：
sub rd, rs1, rs2

在这里插入图片描述

  • sll：源寄存器1值左移源寄存器2[4:0]位，空位补0，结果写入目标寄存器；
  • 汇编写法：
sll rd, rs1, rs2

在这里插入图片描述

  • slt：有符号比较源寄存器1、2值，源寄存器1小，目标寄存器写1，否则写0；
  • 汇编写法：
slt rd, rs1, rs2

在这里插入图片描述

  • sltu：无符号比较源寄存器1、2值，源寄存器1小，目标寄存器写1，否则写0；
  • 汇编写法：
sltu rd, rs1, rs2

在这里插入图片描述

  • xor：源寄存器1、2按位异或，结果写入目标寄存器；
  • 汇编写法：
xor rd, rs1, rs2

在这里插入图片描述

  • srl：源寄存器1值右移源寄存器2[4:0]位，空位补0，结果写入目标寄存器；
  • 汇编写法：
srl rd, rs1, rs2

在这里插入图片描述

  • sra：源寄存器1值循环右移源寄存器2[4:0]位，结果写入目标寄存器；
  • 汇编写法：
sra rd, rs1, rs2

在这里插入图片描述

  • or：源寄存器1、2按位或，结果写入目标寄存器；
  • 汇编写法：
or rd, rs1, rs2

在这里插入图片描述

  • and：源寄存器1、2按位与，结果写入目标寄存器；
  • 汇编写法：
and rd, rs1, rs2

在这里插入图片描述

8.RV32I指令集归类

1）算术与逻辑运算指令

如图是算术与逻辑运算指令，I和R两大类型的指令；
在这里插入图片描述
我们可以通过操作码来区分是R型还是I型，func3来区分逻辑功能，因此有了如下表，左右两列是各自的func3数字，可以看出，具有相同计算功能的指令func3是一致的，从这里再一次体现了RV指令集的规整；
注意R型中的add和sub指令func3是一样的，这里通过func7来区分；
在这里插入图片描述

2）数据载入和存储指令

这些是访问数据存储的指令，分别是读取和写入；
在这里插入图片描述

3）跳转指令

RV32只有两种跳转指令，无条件跳转：J型；有条件跳转：B型
在这里插入图片描述

9.总结

为了方便理解以及日后的回顾，用了比较通俗的表达方式，并不规范，同时也省略很多细节，最后还是建议大家仔细阅读参考文件中的书籍；

由于CSDN开始限制放置二维码，所以只有搜索 芯王国 关注我的公众号，公众号中有更多资源和干货，同时加入IC/FPGA，RISCV的交流群；
QQ群号：897532154
我的gitee：传送门

参考文献

【1】《计算机组成与设计-硬件与软件接口》RISC-V版本
【2】《手把手教你设计CPU——RISC-V处理器篇》
【3】《基于FPGA与RISC-V的嵌入式系统设计》
【4】《RISC-V官方手册》

芯王国
关注
  • 36
    点赞
  • 踩
  • 248
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
专栏目录
RV32I指令集流水线CPU设计报告1
08-08
2、ALU.v 算术逻辑单元模块 3、BranchDecisionMaking.v 分支预测模块 4、ControlUnit.v 控制单元模块，根据输入的Op,
RISC-V-指令集及简单实现-计算机体系结构.ppt
12-06
RISC-V-指令集及简单实现-计算机体系结构.ppt
risc-v处理器设计
qq_48528105的博客
04-21 5106
RISC-V CPU设计-绪论及单周期CPU设计绪论第一章：单周期CPU设计①：pc_reg②：IF阶段③：ID阶段③ EX阶段注释也是必不可少的 绪论 为了更好的学习和理解RISC-V处理器设计，在阅读了计算机组成与设计软硬件接口RISC-V这本书后，我决定自己动手写一个简单的CPU，下面我将分享整个设计的过程，本过程是我个人学习的一个记录，仅供参考，我的代码水平不高，作为一名跨专业考生我只是学习了半年的的verilog，代码质量肯定不是很高，顺便一提，整个CPU基本都是我根据书上的图来搭建的，可能代码
RISC_V基础指令集
最新发布
weixin_65135434的博客
03-13 844
RISC_V手册第二章笔记
RISC-V 指令集
eaglelau的专栏
08-24 613
RISC-V 原子操作 atomic
RISC-V汇编指南
zoomdy's blog
02-23 2万+
原文出处：https://github.com/riscv/riscv-asm-manual/blob/master/riscv-asm.md RISC-V Assembly Programmer’s Manual Copyright and License Information The RISC-V Assembly Programmer’s Manual is © 2017 ...
RISC-V详细介绍
热门推荐
skywf的博客
05-13 3万+
文章目录写在前面什么是RISC-VRISC-V诞生的背景ISA霸权摩尔定律的穷途末路穷困潦倒的学者不断增长的指令数量RISC-V架构设计思想如何设计一个好的ISARISC-V之RV32I四个典型特点RISC-V之乘除法指令指令格式用乘法代替常数除法RISC-V之RV64RISC-V的特权架构机器模式监管者模式 写在前面 本文主要基于RISC-V中文手册，其中包括但不限于一些网络的资料。本文版权属于skywf，转载或借用请联系作者。 什么是RISC-V RISC-V（发音为“risk-five”）是一个基于
汇编语言指令
m0_61567378的博客
10-31 2716
lable就是要跳转到的地方,RD就是label地址处理完之后返回的地址。从RS里面取出数据，把里面的数据计算，得出的结果放在rd里面。这里的RD，就是为了跳转回来爱能执行子过程，后面的函数。auipc就是把一个数左移12位，后再加上pc值。少了一个寄存器，占12个bit位，用一个立即数。如果条件成立就跳转到最后一个最后一个地址上。是不返回的跳转，J/JR就是一个伪指令。常用于加载一个函数或者变量的地址。jr跳转到x5里面，就是死循环。bne最后一个就是要跳转的地址。跳转到x5+0的位置，x0保存。
我们如何与计算进进行沟通?（三）
了不起的盖茨比的博客
03-02 1206
1.写在前面 前面的博客的我们已经介绍了大部分的指令了，这个时候我们需要了解一下MIPS指令和X86指令，也就是把计算机组成的第二章剩下的部分给整理完。 2.以C排序程序为例的汇总整理 2.1swap过程 交换的代码如下： void swap(long long int v[], size_t k){ long long int temp; temp = v[k]; v[k] = v[k+1]; v[k+1] = temp; } 当手动把C程序翻译成汇编语言时，具体的步骤如下： 为程序中
RISC-V 基础指令汇总
aLingYun的博客
09-24 449
这条指令把 imm （立即数）左移12位并带符号扩展到64位后，得到一个新的立即数，这个新的立即数是一个有符号的立即数，再加上当前 PC 值，然后存储到 rd 寄存器中。
【RISC-V操作系统】从零开始写一个操作系统（七）RISCV汇编语言编程
m0_54138660的博客
04-04 970
上一篇留下的负数加法可以看到在寄存器中的表现就是如此了，x7是-2，x5是-1。这里不多说，大家复习补码的概念即可。来看看减法：sub使用make code 反汇编：尝试将b3 05 95 00 （低地址到高地址）反汇编：实际指令：00 95 05 b3 =》0000 0000 1001 0101 0000 0101 1011 0011对照表可以看出是加法操作的寄存器为x9,x10,x11，x11=x9+x10。
RISC-V DSP 扩展指令集 P-ext-proposal.pdf
03-02
RISC-V  DSP扩展指令集文档总结的，《P-ext-proposal.pdf》文档的关键内容如下： 主要介绍了RISC-V的P扩展指令集及其相关细节。 首先，对P扩展指令进行了概述，并列出了其与其他扩展重复的指令。 接着，详细描述了P扩展的子集，包括Zbpbo扩展和Zpn扩展（适用于RV32和RV64）的指令。 此外，还提供了仅适用于RV64的详细指令描述。 文档还介绍了新的用户控制和状态寄存器，并提供了指令编码表。最后，列出了因RVB重叠而被移除的指令。 这份文档为RISC-V的P扩展指令集提供了全面而详细的信息，包括指令的描述、编码、以及与其他扩展的关系。这对于理解、开发和优化基于RISC-V架构的系统非常有价值。同时，文档也提醒了开发者在使用P扩展时需要注意的兼容性和优化问题。
RISCV-RV32I-Logisim
04-03
RV32I单周期逻辑仿真 介绍： Logisim是允许您设计和仿真数字逻辑电路的工具。 具有从较小的子电路构建较大的电路的能力。 RISCV是一种开放源代码软件标准指令集体系结构（ISA），其最初旨在支持计算机体系结构研究和教育。 所需设备： 注册文件 ALU 控制单元 控制解码 类型解码 立即生成 程序计数器/指令指针-存储器 指令存储器（ROM） 资料记忆体（RAM） 分支电路 指导人： 必备工具： Logisim软件 金星在线模拟器 Github 实施/设计： 通过使用32位寄存器文件，控制单元，立即生成，ALU在logisim上构建简单的单周期RISCV（RV32I）处理器，并使用Logisim ROM作为指令存储器，并使用Logisim RAM作为数据存储器。首先，创建32位位寄存器文件，该寄存器文件使用5位地址选择32个寄存器之一，并使用寄存器使能线向其中
三级流水线RISC-V处理器设计与验证
10-15
RISC-V作为一种开源精简指令集架构，自发布以来便得到了大量关注。设计了一种三级流水线的RISC-V处理器。其中，采用静态预测BTFN技术处理流水线执行中的分支情况，采用前向旁路传播技术解决数据冒险问题，同时，采用资源共享的办法，复用寄存器堆、加法器、选择器等模块，使设计面积得到一定的优化。在VCS和Verdi等EDA工具中，使用RV32I整数运算指令集对处理器进行了仿真测试，结果表明，所设计的处理器功能正确，达到预定目标。
开放性32位RISC处理器IP核的比较与分析
10-26
高性能的处理器核是SOC设计中最为关键和核心的部分。绝大多数SOC 的处理器都采用了RISC体系结构。RISC 处理器具有指令效率高、电路面积小和功率消耗低等特点， 满足了SOC 高性能、低成本和低功耗的设计要求。目前在SOC 设计中广泛使用的32bit RISC 处理器， 如ARM 公司的ARM 处理器， IBM 的PowerPC 处理器，MIPS 公司的MIPS 处理器，Motorola 的MCore 处理器， Tensilica 公司的Xtensa 处理器等均属于商业内核， 使用者必须支付相对昂贵的授权费。
darkriscv:一晚上从零开始在Verilog中实现opensouce RISC-V cpu内核！
05-04
尽管与其他RISC-V实现相比，该代码小巧，粗糙，但DarkRISCV具有许多令人印象深刻的功能： 实现大多数RISC-V RV32E指令集实现大多数RISC-V RV32I指令集（缺少csr *，e *和fence *） 在超大规模ku040中可高达250MHz...
RISC-V指令集 简易版
04-22
riscv指令集，包括32位指令和RV32C的16位指令 但是缺少一些指令，如32位的li等伪指令，RV64的sd、ld指令等等 缺少的指令可以根据指令类型去推测，如： 编译汇编后所得指令60a2 ld ra,8(sp) 60a2 二进制为 0110 0000 ...
rvsim:实现RV32G的RISC-V模拟器[C]
05-04
rv32fd启用RV32F（单精度浮点）和RV32F（双精度浮点）指令集支持（默认） 执照 Rvsim使用MIT许可证，但包含Berkeley SoftFloat的某些部分，这些部分在启用“ rv32fd”功能（默认）时使用。 Berkely SoftFloat使用BSD...
Vulcan:RISC-V指令集模拟器（用于教育）
03-21
火神专为教育而设计的RISC-V指令集模拟器。特征 RV32I扩展。 RV32M扩展。 RV32A扩展。 RV32F扩展。并排可视化编程计数器（PC），机器代码和原始指令。 Vulcan中的嵌入式编辑器。整数注册可视化。单精度浮点寄存器...
基于risc-v rv32i指令集实现单周期处理器
09-03
基于RISC-V RV32I指令集实现单周期处理器是一种常见的处理器设计方法。单周期处理器基于时钟周期，每个指令在一个时钟周期内执行完毕。下面是一个简单的实现方案，有助于理解单周期处理器的工作原理。 首先，需要实现一个指令存储器（Instruction Memory），用来存储指令序列。每个指令都有唯一的地址，通过访问指令存储器可以获取到对应地址处的指令。 然后，需要实现一个指令译码器（Instruction Decoder），用来解析并译码指令。指令译码器可以将指令解析为操作码和操作数，并将其传递给执行单元。 接下来，需要实现执行单元（Execution Unit），用来执行指令操作码对应的操作。针对RISC-V RV32I指令集，执行单元需要能够实现指令集中定义的各种操作，如算术逻辑运算、内存访问和分支跳转等。 此外，还需要实现寄存器文件（Register File），用于存储和访问处理器的寄存器。寄存器文件包含了一组通用寄存器，用于保存数据和计算结果。指令可以从寄存器文件中读取数据，并将结果写回到寄存器。 最后，需要实现数据存储器（Data Memory），用于存储数据。数据存储器可以实现对内存的读写操作。 整个单周期处理器的工作流程如下：首先从指令存储器中读取指令，然后通过指令译码器解析指令，并将解析结果传递给执行单元。执行单元执行对应的操作，并将结果写回寄存器文件。同时，执行单元也可以从寄存器文件中读取操作数，并访问数据存储器进行内存读写操作。 需要注意的是，单周期处理器的时序较为简单，每个指令需要在一个时钟周期内执行完毕。因此，在处理器的设计中应充分考虑指令的执行时间，并保证所有操作都能在一个时钟周期内完成。 总之，基于RISC-V RV32I指令集实现单周期处理器是一种常见的处理器设计方法，通过实现指令存储器、指令译码器、执行单元、寄存器文件和数据存储器，可以实现一个基本的单周期处理器。

“相关推荐”对你有帮助么？

  • 非常没帮助
  • 没帮助
  • 一般
  • 有帮助
  • 非常有帮助
提交
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值