一种快速锁定的 Fractional PLL 设计
本文设计了一个电荷泵锁相环电路。首先查阅了大量国内外相关文献资料,然后结合本次的设计目标,对每个子模块选择了合适的结构并做出适当的改进与调试。本设计采用的是 TSMC 0.18um CMOS 工艺,使用 ADS 和 Cadence 中的 Spectre 工具进行前仿真,利用 Virtuoso 工具对鉴频鉴相器、分频器模块进行了版图绘制。鉴频鉴 相器模块釆用 TSPC-DFF 构成的简单结构并进行了改进,该电路工作速度快,且能够减小死区,具有较高的最大工作频率。
原创
2022-11-24 17:12:53 ·
3111 阅读 ·
5 评论