模拟工程师必备——tsmcN28工艺指南学习

已于 2022-12-05 17:23:06 修改
阅读量9.3k 收藏 79
点赞数 13
分类专栏： 模拟电路 cmos集成电路基础 工艺学习 文章标签： 射频工程 硬件架构 学习
于 2022-12-05 16:43:06 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.csdn.net/MSJqm/article/details/128189192
版权
本文详细介绍了28nm RF MOS器件的关键特性与应用，包括MOS管电容、FMOM金属插指结构、MOS作为输入电阻及驱动和电感等内容。探讨了RF MOS实例参数，并解释了噪声特性及其优化方法。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

目录

1封装package

2 MOS MOSCAP FMOM High-R Inductor

2.1 MOS管电容

2.2 FMOM金属插指结构

2.3 MOS作输入电阻High-R Rin

2.4 MOS驱动和电感

3 RF-MOS实例参数

4 Muti-Finger设置

5 NGCON的含义

5.1 ngcon模型用法

6 sobn/sobs/sobw/sobe使用

7 flicker noise闪烁噪声

简介

1）沟道电阻产生的热噪声

3）降低1/f噪声

7.1 noise_typical/worst/best

7.2 flicker noise统计库

7.3 flicker noise corner

台积电28HPCP 0.9V/1.8V 1.0 2p2射频SPICE型号使用指南

整理：小头菜籽

N28HPCP RF Model利用宏模型构建RF模型，基于BB逻辑模型，采用台积电固定pcell布局，建立了射频模型。用户需要使用它与台积电pcell更好的准确性。射频型号有效频率高达20 GHz或MOS截止频率/无源器件的谐振频率。

1封装package

2 MOS MOSCAP FMOM High-R Inductor

2.1 MOS管电容

两端结构的mos管，电容值不精确，可以实现随控制电压变化而变 化的容值，上下极板接法不可互换。MOS管形成电容的主要原理，就是利用gate与沟道之间的栅氧作为绝缘介质，gate作为上极板，源漏和衬底三端短接一起组成下极板。电容的单位面积大小，与栅氧的厚度和介电常数有关。

NMOS的剖面图

电容与栅压的变化曲线

优点：节省面积。

缺点1：MOS电容是“压控电容”，当上下两个极板的压差发生变化，容值也会跟着改变，这在要求高精度的电路中，几乎是致命的。微弱信号采集的前端模拟电路中，不适合使用。

缺点2：MOS电容的耐压特性很差。这是因为它的绝缘介质使用了栅氧，栅氧较薄。5V能承受的电压在5V附近，1.8V能承受的电压在1.8V附近。而金属电容，有的却可以承受几十伏的高压。电路设计中，为尽量避免电源与地之间使用MOS电容去耦。

2.2 FMOM金属插指结构

MOM电容是主要利用同层金属的插指结构来构建电容，如图所示。在图中，同侧不同层金属可以仅用Via连接，来增加单位面积电容，不需要增加新的工艺，与金属连线制作相同。这样，9层金属都用上，可以增加约9倍电容值；而对于MIM结构来说，9层金属只能增加约一半4倍（奇数层和偶数层”一正一负“）。

插指结构

优点：高单位电容值，低寄生电容，对称平面结构，优良RF特性，优良匹配特性，兼容金属线工序，无需增加额外工序。正因为如此，在先进CMOS制程中，MOM电容已经成为最主要的电容结构。在28nm工艺中，固定电容只有唯一的MOM形式。

2.3 MOS作输入电阻High-R Rin

MOS管栅极有极高的输入阻抗。

有源电阻：MOS管的适当连接使其工作在一定状态(饱和区或是线性区)，利用其直流电阻与交流电阻可以作为电路中的电阻元件使用。

MOS二极管作电阻：MOS二极管是指把MOS晶体管的栅极与漏极相互短接构成二端器件，如图所示。

由上图可知，MOS二极管的栅极与漏极具有同的电位，MOS管总是工作在饱和区，根据饱和萨氏方程可知其转移特性曲线(漏极电流一栅源电压间的关系曲线)如下图所示。

2.4 MOS驱动和电感

一般认为MOSFET是电压驱动的，不需要驱动电流。然而，在MOS的G S两级之间有Cgs结电容存在。驱动线路走线会有寄生电感，而寄生电感和MOS管的结电容会组成一个LC振荡电路，如果直接把驱动芯片的输出端接到MOS管栅极的话，在PWM波的上升下降沿会产生很大的震荡，导致MOS管急剧发热甚至爆炸，一般的解决方法是在栅极串联10欧左右的电阻，降低LC振荡电路的Q值，使震荡迅速衰减掉。MOS管栅极高输入阻抗的特性，一点点静电或者干扰都可能导致MOS管误导通，所以建议在MOS管G S之间并联一个10K的电阻以降低输入阻抗。

3 RF-MOS实例参数

N28工艺参数。

4 Muti-Finger设置

N28工艺的连接。

在设计中, 通常会考虑将W/L较大的MOS管拆分为多 finger的MOS管, 这里除了模型中的 W, L的限制之外，也有一些其它的考虑。假设有一个 W/L较大的 MOSFET，此时的栅电阻以及对应的寄生电容都较大，因此在实际设计中会将其设为多 finger 的结构。

从下图可以看到，将其拆分为 finger=2 的 MOS 管后，对应的漏端的结电容 Cdb由 Cj*W*LD 变为 Cj*W/2*Ld，也即减小了一半。

需要注意的是，当 finger为偶数时，源漏对衬底的耗尽电容是不一样的，可以将较大电容的一端靠近地或电源（即取为源端），这也是上图中所示的 S/D 的选择。

关于设置 finger数目的另一个考虑是栅电阻的大小，考虑到栅电阻实际会引入噪声，需要使得栅电阻的噪声远小于 MOS 管噪声，这一要求很多情况下会要求在设置 MOSFET finger 数时保证 W/L < 20 , 在实际中也常使得 W/L <10, 如下图所示。

5 NGCON的含义

5.1 ngcon模型用法

6 sobn/sobs/sobw/sobe使用

这些实例参数将由LVS/PDK基于给定的RFpcell提取，但用户可以将OD更改为G-R距离。modelcard中的默认值为RFpcell。

7 flicker noise闪烁噪声

简介

1）沟道电阻产生的热噪声

电子在电阻中作随机运动，因此电阻的两端会产生噪声电压，这种噪声电压称为热噪声。MOS晶体管的沟道具有电阻成分，所以会产热噪声。

如图所示，MOS晶体管的热噪声可以用不含热噪声的MOS晶体管以及与栅极连接的电压源束表示。这时，强反型的饱和区中MOS晶体管的热噪声用下式表示：

式中，R为波尔兹曼常数（1. 38X10-23.J/K）；T为绝对温度，△f为带宽；gm为MOS晶体管的跨导。

  1. Flicker noise (1/f噪声)

所谓闪烁就是起伏的意思。闪烁噪声与频率的倒数（1/f）成比例，所以也称为1/f噪声。这种噪声起伏的起因主要来自两方面。

1．载流子数目的起伏。2．迁移率的起伏

NMOS晶体管中载流子的起伏是主要的，而PMOS晶体管中迁移率的起伏处于支配地位。不论哪种场合，1／f噪声都与频率f以及MOS晶体管的面积(W×L)成反比。但PMOS晶体管的l/f噪声小

3）降低1/f噪声

同时考虑热噪声和1／f噪声时，MOS晶体管的噪声电压可表示为：

(])增大MOS晶体管的面积(W×L)。

(2)对于电路的噪声特性影响大的晶体管（例如差动放大电路的输入差动对），采用PMOS晶体管。

(3)单位面积栅电容大的晶体管的l／f噪声小。减薄栅氧化膜的厚度，有利于降低l/f噪声。

7.1 noise_typical/worst/best

Noiseflags是MOS和电阻器件全局变化的参数。

使用“noise_typical”时，将包括典型闪烁噪声模型。当使用“noise_worst”时，将包括最坏情况下的闪烁噪声模型，当使用“noise_best”时，将包括最佳情况下的闪变噪声模型。分别进行。用户可以在使用文件中使用不同的库来模拟闪烁噪声。

请注意闪烁noise库需要放在TTmacro_MOS_MOSCAP的后面，以防止redefne标志变回模型默认值)

7.2 flicker noise统计库

在usage文件中添加了名为“noise_mc”的库来表示闪烁噪声统计模型statistical library。

7.3 flicker noise corner

增加了Total，可以在后布局模拟时提取Secret，以反映随着设备面积的增加闪烁角的减少。

在布局后仿真中，实现了“Total_rf参数，以支持在相同类型/尺寸的Poly&OD尺寸并行连接时，闪烁噪声角的减小。

工艺技术：14nm与28nm工艺
吴建明wujianming_110117
07-29 4159
工艺技术：14nm与28nm工艺 中芯国际，用成熟可靠的工艺技术实现日趋精细复杂的芯片设计，从而让产品在具备更高性能和更低功耗的同时，实现芯片尺寸的优化。 为了满足全球客户的不同需求，提供0.35微米到14纳米制程工艺设计和制造服务，包括逻辑电路、混合信号/CMOS射频电路、高压电路、系统级芯片、闪存内存、EEPROM、影像传感器，以及硅上液晶微显示技术。* 拥有强大高效率的制造能力、强调成本效益的原型技术以及含 光罩制造 在内的全方位高附加值服务，旨在帮助客户实现产品快速上市，并降低成本。 *中芯的制造过
TSMC28nm spice仿真
seu他山之石的博客
07-01 1908
DC改变了RTL代码的结构，但是逻辑没有改变。比如很调整组合逻辑的位置，但是最终的功能是一样的。文件的后缀名为.svf，该文件用于后面的形式验证，即formality dont touch：不会穿过logic，可以用于cells, nets, references, 和 designs。你不希望DC优化的地方，都可以用它。 main.tcl: 1.目录建立 设置报告目录 …/rpt/$pro 设置输出目录…/outputs/$pro 设置工作目录./elab 设置log日志目录…/log 如果不存在，创建.
「深入探索TSMC 28纳米工艺库：IO标准，完整内存，前后端文件全覆盖，超过160G庞大数据量」
Vgqdvkowl的博客
10-18 951
借助TSMC28nm工艺库，芯片设计师可以实现高性能、高集成度的芯片设计，并提高设计效率和品质。TSMC28nm工艺库的使用对于现代集成电路设计是至关重要的，它为芯片设计师提供了丰富的工具和资源，成为他们实现创新设计的重要支持。此外，TSMC28nm工艺库还提供了完善的存储器编码和解码机制，以及错误检测和纠正功能，提高了芯片的可靠性和稳定性。最后，TSMC28nm工艺库的使用是基于海量数据的。它提供了最新的工艺节点和先进的功能，为芯片设计师提供了强大的工具和资源，使他们能够开发出高性能、高集成度的芯片。
tsmc28nm工艺库 io std memory全 前后端文件全 160G文件
JgHXDujgF的博客
03-04 520
在设计中，我们需要确保IO std的准确性和可靠性、内存的全覆盖以及前后端文件的完整性。通过不断的技术创新和优化，我们可以更好地应对这些挑战，为半导体行业的发展做出更大的贡献。接下来，我们将探讨这一工艺库在集成电路设计中的重要性，以及如何确保IO标准、内存全覆盖以及前后端文件的完整性，并处理160G文件等关键问题。TSMC 28nm工艺库以其先进的制造技术、卓越的性能和较低的功耗，成为了众多芯片设计公司的首选。确保这些文件的完整性和准确性，可以有效避免设计过程中的错误和漏洞，提高设计的成功率。
关于tsmcN65工艺库的分享
weixin_54365992的博客
08-26 2167
仅供学习，仅供学习，仅供学习！！！
全新TSMC 28nm器件库，可实现高效仿真
RdidbIcYooo的博客
06-10 1051
通过使用该器件库进行仿真，工程师们可以提前发现设计中的问题，并及时进行调整和修正，从而提高设计的可靠性和性能。总之，TSMC28nm器件库作为一种可仿真的集成电路设计工具，具备很高的的技术价值和应用前景。首先，TSMC28nm器件库具备全面的仿真能力。此外，通过对不同工作环境和电气特性的仿真，工程师们还可以对芯片在不同工作条件下的可靠性进行评估，从而确保设计的稳定性和可靠性。该库具备先进的28纳米制程技术，通过对芯片的组成元件进行模拟和仿真，能够准确地评估电路的性能、功耗和可靠性。爱吃一品蛋酥的浅溪穗瀣。
TSMC几种工艺库
08-16
工艺库有tsmc013工艺pdk、tsmc18rf工艺pdk，tsmc025工艺pdk
TSMC工艺要求
m0_61003348的博客
08-26 1141
TSMC N5: odd site even row TSMC N7: even site even row
标准单元工艺库（TSMC 90nm）文件详解
夏风喃喃的博客
07-05 2万+
以TSMC 90nm标准单元工艺库为例，详解工艺库的结构与内容。
TSMC逻辑制程技术命名和发展
qq_36045093的博客
09-11 2171
TSMC台积电各种制程工艺技术
TSMC 90NM 工艺库含说明文档
03-25
这是个TSMC 90NM 的工艺模型，可用于Cadence相关综合器，以测试
TSMC采用28nm工艺生产的ARM CortexTM-A9测试芯片超越3GHz.pdf
07-26
在半导体产业持续进步的背景下，台积电（TSMC）携手ARM公司推出了采用28nm工艺生产的ARM Cortex-A9测试芯片，其常态运行频率成功超越了3GHz，这不仅是半导体微电子工艺的一次重大飞跃，也标志着在高效能运算市场上，...
TSMCN65-OA格式包
08-30
TSMCN65是一种先进的半导体制造工艺，允许在单个芯片上集成数亿个晶体管，以实现高性能和低能耗的电子设备。这种技术广泛应用于移动设备、计算机、网络设备和各种嵌入式系统。 OA格式包通常包含一系列的库文件，...
TSMC 65nm 工艺库.zip_65nm_TSMC 65nm_tsmc工艺_工艺库
07-15
TSMC 65nm 工艺库 可用于spice仿真模型
TSMCN65-OA格式包使用指南及压缩文件解析
1. 标题中的“TSMCN65-OA格式包”指代了一个特定的文件格式或者数据包。格式包通常是指一组已经打包好的特定格式文件，这些文件可能包含了特定软件或者程序所需要的数据。在这里，“TSMCN65”很可能是格式包的名称...
Virtuoso相关——蒙特卡洛仿真
2301_76930121的博客
01-19 3871
——>利用计算器选择想要查看的节点电压（VDC（"/VOUT"））（瞬时仿真直接点击想查看的节点查看波形就行）点击小箭头——>点击MonteCarloSampling——>点击绿色的齿轮对蒙卡进行参数设置——>Create——>Test——>保证默认选项然后点击OK——>然后在ADEXL中设置仿真类型，这里。点击直方图符号——>点击Histogram——>弹出窗口后点击out1——>点击OK。，因此这样进行的仿真，是无法仿真出运放的真实的失调电压的。点击左上角的加号——>设置变量的名字——>因为是。
台湾积体电路制造公司（简称为台积电（TSMC））的28nm LP、HPM、HPC、HPC+四种不同处理器工艺版本的区别？
热门推荐
魏波
10-26 3万+
台湾积体电路制造公司（简称为台积电（TSMC））的28nm LP、HPM、HPC、HPC+四种不同处理器工艺版本的区别？     说起处理器工艺，相信大家都多多少少知道一些，可同样的一种工艺，也会有很多不同版本，比如说台积电的28nm， 就先后衍生出了LP、HPM、HPC、HPC+四种版本，你知道它们到底有啥不一样吗？   台湾积体电路制造公司（简称为台积电（TSMC））最近宣布了其第四个2...
28nm工艺和45nm工艺的主要区别
weixin_35752233的博客
01-03 1738
28nm工艺和45nm工艺是两种不同的半导体制造工艺。它们之间的主要区别是： 尺寸不同：28nm工艺中的晶体管尺寸约为28纳米，而45nm工艺中的晶体管尺寸约为45纳米。 性能不同：由于晶体管尺寸更小，28nm工艺通常具有比45nm工艺更高的性能。 成本不同：由于生产过程更复杂，28nm工艺通常比45nm工艺成本更高。 耗电不同：28nm工艺通常比45nm工艺耗电更少。 密度不同：28n...
Mos管的噪声特性
最新发布
03-24
<think>嗯，用户现在问的是MOS管的噪声特性。之前他们问了等效电路模型，现在应该是想更深入了解MOS管在实际应用中的表现，特别是在噪声方面。首先，我需要回顾一下之前的回答，确保这次的回答能衔接上。之前介绍了大信号、小信号和高频模型，现在噪声可能属于小信号模型的一部分，或者需要单独讨论。 用户可能是电子工程的学生或者从事电路设计的工程师，他们可能在设计低噪声放大器、射频电路或者其他精密模拟电路时遇到噪声问题。需要明确噪声的来源、类型以及如何建模。MOS管的噪声主要包括热噪声、闪烁噪声（1/f噪声）、栅极感应噪声和沟道噪声等。可能还要提到不同工作区域（饱和区、线性区）对噪声的影响，以及工艺参数如沟道长度、宽度对噪声的调制作用。 用户可能还想知道如何减少噪声，比如通过优化偏置点、选择合适的工作区域、增加器件尺寸等方法。此外，高频下的噪声特性可能与低频不同，需要考虑寄生参数的影响。可能还需要比较不同模型（比如SPICE中的噪声模型）的复杂度和应用场景。 需要确认是否要涵盖噪声的数学模型，比如噪声电压和电流的表达式，以及等效噪声模型的表示方法。例如，小信号模型中添加噪声源，如栅极电阻的热噪声，漏极电流的沟道热噪声等。另外，闪烁噪声的模型通常是经验公式，需要考虑工艺参数如氧化层陷阱密度。 还要注意用户可能的后续问题，比如如何测量噪声，或者特定应用中噪声的优化策略。因此，在回答时要结构清晰，分点列出噪声类型、来源、模型和抑制方法，确保用户能够逐步理解并应用在实际设计中。可能需要用例子说明，比如在放大器中，噪声系数如何计算，或者如何通过电路拓扑结构降低整体噪声。 最后，检查是否有遗漏的重要噪声机制，比如栅极泄漏电流引起的散粒噪声，或者在高频时的诱导栅极噪声。确保信息准确，引用常见的公式和模型，比如van der Ziel的噪声模型，或者BSIM模型中的噪声参数。同时，语言要通俗易懂，避免过于专业的术语，必要时进行解释，比如说明1/f噪声为什么在低频时显著，以及热噪声与温度的关系。</think>MOS管的噪声特性是模拟电路设计（如低噪声放大器、振荡器）中的关键考量因素。其噪声主要由载流子随机运动和器件结构缺陷引起，主要包含以下几种类型： --- ### **1. 主要噪声类型与来源** #### **(1) 热噪声（Thermal Noise）** - **来源**：沟道中载流子的热扰动（电阻性损耗）。 - **模型**：等效为漏源极间的噪声电流源，功率谱密度为： $$ \overline{i_{n}^2} = 4kT \gamma g_{d0} \Delta f $$ - \(k\)：玻尔兹曼常数 - \(T\)：温度（K） - \(g_{d0}\)：零偏压时的沟道电导（线性区） - \(\gamma\)：与工作区相关的系数（饱和区\(\gamma \approx 2/3\)，深亚微米工艺可能更高） #### **(2) 闪烁噪声（1/f噪声，Flicker Noise）** - **来源**：载流子被栅氧化层界面陷阱捕获和释放的随机过程。 - **模型**：等效为栅源极间的噪声电压源，功率谱密度为： $$ \overline{v_{n}^2} = \frac{K_F}{C_{ox} W L} \cdot \frac{1}{f^\alpha} \Delta f $$ - \(K_F\)：工艺相关参数（与界面陷阱密度有关） - \(\alpha \approx 1\)（典型值） - **特点**：低频主导，对音频、传感器电路影响显著。 #### **(3) 沟道感应栅极噪声（Induced Gate Noise）** - **来源**：沟道电势波动通过栅电容耦合到栅极。 - **模型**：高频时显著，等效为栅极噪声电流源，功率谱密度与频率平方成正比： $$ \overline{i_{ng}^2} \propto f^2 $$ #### **(4) 散粒噪声（Shot Noise）** - **来源**：栅极泄漏电流（\(I_G\)）的离散性（主要存在于短沟道器件）。 - **模型**：功率谱密度为： $$ \overline{i_{n}^2} = 2qI_G \Delta f $$ --- ### **2. 噪声等效电路模型** 在小信号模型中，噪声源通常以电压/电流源形式叠加： ``` 栅极(G) ──┬──C_gs───源极(S) ├──C_gd───漏极(D) ├──噪声电压源v_n²（1/f噪声） 漏极(D) ──┼──噪声电流源i_{nd}^2（热噪声） └──r_o 源极(S) ───┘ ``` --- ### **3. 关键影响因素** #### **(1) 工作区** - **饱和区**：热噪声为主，闪烁噪声较低（因沟道电场均匀）。 - **线性区**：热噪声增强（\(g_{d0}\)增大），闪烁噪声可能更显著。 #### **(2) 器件尺寸（W/L）** - **增大W**：降低1/f噪声（分摊界面陷阱影响），但增加寄生电容。 - **增大L**：降低热噪声（\(g_{d0}\)减小），但牺牲速度。 #### **(3) 偏置条件** - **高\(V_{GS}-V_{th}\)**：跨导\(g_m\)增大，热噪声电流增强。 - **低\(V_{DS}\)**：进入线性区，噪声特性恶化。 #### **(4) 工艺技术** - **FinFET/纳米线**：1/f噪声更低（界面体积比优化）。 - **厚氧化层**：降低栅极泄漏电流，减少散粒噪声。 --- ### **4. 噪声抑制方法** 1. **选择工作区**：优先饱和区以平衡噪声与功耗。 2. **器件尺寸优化**： - 增大W/L比以降低1/f噪声（如运放输入对管）。 - 避免极小沟道长度（减少短沟道效应噪声）。 3. **电路技术**： - **相关双采样（CDS）**：消除低频1/f噪声（用于传感器读出电路）。 - **斩波稳定（Chopper）**：将信号调制到高频避开1/f噪声区。 4. **工艺改进**： - 高k栅介质（减少界面陷阱密度）。 - SOI工艺（降低衬底耦合噪声）。 --- ### **5. 高频噪声特性** - **噪声系数（NF）**：高频时沟道感应栅极噪声和栅电阻热噪声（\(R_g\)）占主导，需优化： $$ NF_{\text{min}} \approx 1 + \frac{2}{\sqrt{3}} \frac{\omega C_{gs}}{\sqrt{g_m R_g}} $$ - **对策**： - 降低栅极电阻\(R_g\)（采用多指栅结构）。 - 提高跨导\(g_m\)（增大偏置电流或W/L）。 --- ### **示例：NMOS噪声模型参数（0.18μm工艺）** | 噪声类型 | 典型值（\(\Delta f = 1\text{Hz}\)） | 频率依赖 | |---------------|-------------------------------------|-----------------| | 热噪声（饱和区） | \( \overline{i_{n}^2} \approx 10^{-22} \text{A}^2/\text{Hz} \) | 白噪声（平坦） | | 1/f噪声 | \( \overline{v_{n}^2} \approx 10^{-10} \text{V}^2/\text{Hz} @1\text{Hz} \) | \(1/f\) | --- ### **总结** - **低频应用**：重点抑制1/f噪声（如增大器件面积、使用CDS技术）。 - **高频应用**：优化热噪声和栅极感应噪声（如降低\(R_g\)、提升\(g_m\)）。 - **纳米级工艺**：需考虑短沟道效应带来的额外噪声机制（如RTS噪声）。 --- **相关问题**： 1. 如何通过仿真工具（如Spectre）提取MOS管的噪声参数？ 2. 在差分放大器中，如何利用对称性降低共模噪声？ 3. 深亚微米工艺下，栅极隧穿电流对噪声的影响如何建模？
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

小头菜籽

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值