折叠共源共栅放大器（一）项目报告/实验/论文/比赛

本项目希望对模拟射频相关的朋友在比赛，实验或者项目论文有所帮助，欢迎参考和交流。

未经本人同意请勿转载，仅限内部交流使用，不作商业用途。

1.设计概述

1.1 设计意图

随着经济的迅速发展，现代科技中运算放大器在各个领域不可或缺，其运用方向也及其广泛，因此不同的领域出现了针对性的不同类型的运算放大器。而运算放大器是模拟集成电路所必不可少的基本部件，高性能的模拟电路必须有高质量、高性能的放大器电路，它的性能会直接影响电路系统的各项指标如速度、功耗等。折叠共源共栅放大器被广泛应用于运算放大器、A/D 和 D/A 转换器、振

荡器等集成电路中。

1.2 项目概述

为改善套筒式共源共栅放大器摆幅小的缺点，导致难以作单位增益缓冲器使用，同时一定程度上解决速度与精度优化问题，而研究折叠式共源共栅放大器，在套筒式共源共栅放大器的高增益、高输出阻抗、频率特性好的优点基础上，折叠式共源共栅运算放大器因其较大的输出摆幅和偏置电压的较低，同时其电流利用率只有套筒式共源共栅的一半左右等优点。该优点是以较大的功耗、较低的电压增益、较低的极点频率及较高的噪声为代价得到的，但折叠式共源共栅运放比套筒式共源共运放结构在当今的科技市场中仍然得到更加广泛的应用。

2.具体功能描述

折叠共源共栅运算放大器在不降低运放其他性能指标的前提下 , 抑制了折叠共源共栅运放由于共模输入电平变化以及工艺失配而造成的尾电流源的电流变化, 稳定了运放的直流工作点 , 提高了运放的共模抑制比 (CMRR)。

3.性能参数

折叠共源共栅放大器如下：

折叠共源共栅放大器的性能参数计算公式如下表所示：

 

4. 设计结构

4.1 关键结构

共源共栅结构

共源级与共栅极的级联叫做共源共栅（ cascode ）结构，相对单级的共源放大器，共源共栅结构的增益增大了约 gmro 倍，远大于单级共源放大器的增益，输出阻抗亦然。共源共栅结构可以增大输出阻抗和增益，但同时会减少输出摆幅， 为了增大摆幅同时保证较大的增益和输出阻抗，便产生了折叠共源共栅结构。

折叠共栅共源运算放大器

共源共栅放大器有套筒式和折叠式两种结构。套筒式结构的优点在于高增益、高输出阻抗、频率特性好，缺点在于输入输出摆幅小且难以作单位增益缓冲器使用；而折叠式结构则改善了套筒式的缺点，有效的增大了输入输出摆幅，还可以用作单位缓冲器，因此通常用来作为两级甚至多级运算放大器的输入级。

4.2 电路图绘制

 

 

采用 SMIC 0.18μm CMOS 工艺，完成电路参数的设计、电路图绘制、符号图绘制、主要参数模拟仿真。

 

4.3 电流源电路仿真模拟

绘制仿真用电路图，完成电路主要参数仿真。

（1）放大器增益和带宽性能仿真

AC 仿真得到波特图，并读出直流增益大小；读出 -3dB 带宽和单位增益带宽。并仿真计算出相位裕度。

（2）功耗特性仿真

通过瞬态仿真，观察电路各支路的电流波形。

 

（3）输入输出特性仿真

通过建立仿真，得到输入输出电压范围。

 

 （4）工艺角 corner 分析

 

 

5. 总结

本次设计分析了折叠共源共栅运算放大器的工作原理，对电路参数设计以及相应的工作条件进行了推导。针对相应的低压共源共栅电流镜结构，通过改变管子参数使得电路处于饱和状态避免其对电路的影响，电路仿真得到的支路电流小说明电路整体功耗小。随着集成电路制造技术的不断发展，对低功耗模拟集成电路的需要逐渐增加，为了适应低功耗的要求，电源电压会进一步降低，而本设计中的低压共源共栅结构将会应用更加广泛。