#uvm
mu_guang_
生活是一本书,我想在书上留些什么
展开
-
每日一题-3.31-uvm_analysis_port
31. 什么是analysis_port,它和一般port有什么区别?答:analysis_port 是一种特定类型的事务级端口,可以连接到零个,一个或多个analysis export,是向所有uvm_analysis_imp中实现的方法广播一个值,和analysis_export对应。port是单对单地连接通信,analysis_port是一对多的通信。...原创 2020-03-31 22:39:44 · 624 阅读 · 0 评论 -
每日一题-3.30-virtal interface
30. 为什么在uvm验证平台中中采用virtual interface?答:首先interface 简化了模块之间的连接,避免了层次引用,消除绝对路径,避免修改的时候改很多东西。其次interface无法很好地适用于基于OOP的测试平台,无法在program ,class中进行实例化,所以采用virtual interface。解析:首先答为什么要用Interface,其次答为什么要用v...原创 2020-03-30 17:32:21 · 953 阅读 · 0 评论 -
每日一题-3.29-uvm
29. UVM agent中is_active变量包含UVM_ACTIVE UVM_PASSIVE两种模式,请问有什么区别?答:首先这两种模式是针对agent来说的,在UVM_ACTIVE模式下,agent既可以监测总线,也可以驱动总线,而在UVM_PASSIVE模式下,agent只能检测总线,不可以驱动总线,也就是agent中没有sequencer和driver,只有monitor。...原创 2020-03-29 19:51:47 · 622 阅读 · 0 评论 -
每日一题-3.13-uvm
1.uvm_transaction和uvm_seq_item之间的区别?答:uvm_seq_item从uvm_transaction扩展而来,具有更多的支持sequence和sequencer的功能。它为sequencer和sequence提供了钩子,所以你可以使用sequence和sequencer生成事务,而uvm_transaction只提供do print和do record等基本方...原创 2020-03-13 22:01:41 · 466 阅读 · 0 评论