![](https://img-blog.csdnimg.cn/20201014180756926.png?x-oss-process=image/resize,m_fixed,h_64,w_64)
IC基础知识
文章平均质量分 58
mu_guang_
生活是一本书,我想在书上留些什么
展开
-
IC常用知识12-FPGA资源小结
文章目录1. 可编程输入输出单元 (IOB)2. 可配置逻辑块(CLB)3. 数字时钟管理模块(DCM)4. 存储器资源5. 丰富的布线资源6. 底层内嵌功能单元结合Xilinx Altera等公司的FPGA芯片,简要罗列一下FPGA内部的资源或者专用模块,并简要说明这写资源的一些作用或用途。1. 可编程输入输出单元 (IOB)可编程输入输出单元简称I/O单元,是芯片与外界电路的接口部分,完成不同电气特性下对输入/输出信号的驱动与匹配要求。外部输入信号可以通过IOB模块的存储单元输入到FPGA的内部原创 2021-04-20 15:16:46 · 730 阅读 · 0 评论 -
IC常用知识11-ASIC和FPGA设计流程
文章目录1. FPGA的基本开发流程?2. IC设计的基本流程1. FPGA的基本开发流程?总共分为5步系统规划:系统功能和模块规划RTL设计:用Verilog SV, VHDL描述功能仿真:理想情况下的仿真时序仿真:时序分析和约束板级验证2. IC设计的基本流程设计spec- RLT代码设计-动态仿真-逻辑综合-形式验证-DFT-版图规划-时钟树综合-布线-静态时序分析-DRC-LVS-后仿真-Tape-out;设计specRLT代码设计动态仿真逻辑综合(logic syn原创 2021-04-20 15:02:01 · 790 阅读 · 0 评论 -
IC常用知识8-glitch free 电路小结
文章目录1. 产生毛刺的原因2. 针对两个同步时钟源的切换3. 针对两个异步时钟源的切换1. 产生毛刺的原因时钟在另一个时钟为高电平的时候进行切换才会导致毛刺的现象,因此我们需要采用下降沿采样的方式来阻止这种情况2. 针对两个同步时钟源的切换通过下降沿触发器进行采样,然后与时钟信号相与,目前没有好的理解方式,只能强记。reg out1;reg out0; always @(negedge clk1 or negedge rst_n)begin if(rst_原创 2021-04-17 16:59:39 · 1921 阅读 · 0 评论 -
IC常用知识7-门控时钟小结
1. 简介门控时钟是降低动态功耗的常用手段2. 门控时钟电路2.1 不含触发器的门控时钟电路[外链图片转存失败,源站可能有防盗链机制,建议将图片保存下来直接上传(img-fVyAYCPk-1618555294344)(https://upload-images.jianshu.io/upload_images/9246563-899919ef34c5adcb.png?imageMogr2/auto-orient/strip%7CimageView2/2/w/1240)]缺点:如果使能信号过早无效,原创 2021-04-16 14:42:21 · 551 阅读 · 0 评论 -
IC常用知识6-信号跨时钟同步
文章目录1. 单bit信号跨时钟域传输1.1 电平同步器1.2 边沿检测器1.3 脉冲同步器1.4 电平延展-快到慢2. 多bit信号跨时钟域传输2.1. 握手2.2. 异步FIFO2.3 使用异步双口RAM2.4 DMUX3. 相关题目3.1 设计一个脉冲检测器3.2 介绍一下各种同步设计的优缺点3.3相关选择题1. 单bit信号跨时钟域传输按照信号用途将单bit跨时钟同步器分为:电平同步器,边沿检测器和脉冲同步器。小结:单bit信号传输我们要考虑它的实际用途,比如是串行数据信号,那么我们就需要原创 2021-04-16 10:16:03 · 6625 阅读 · 1 评论 -
IC常用知识4-静态功耗和动态功耗
文章目录1. 简介2. 静态功耗3. 动态功耗3.1 开关功耗3.2 短路功耗4. 低功耗设计4.1 RTL级4.2 门级电路5. 相关题目:1. 简介CMOS电路功耗主要由动态功耗和静态功耗组成,动态功耗又分为开关功耗、短路功耗两部分2. 静态功耗静态功耗也称为待机功耗,包含有电路中晶体管的漏电流所导致的功耗3. 动态功耗3.1 开关功耗动态功耗包括:开关功耗或称为反转功耗、短路功耗或者称为内部功耗;开关功耗:电路在开关过程中对输出节点的负载电容充放电所消耗的功耗。比如对于下面的CMOS非原创 2021-04-15 11:26:57 · 28853 阅读 · 3 评论 -
IC基础知识12-知识小结
原创 2021-04-07 20:24:20 · 369 阅读 · 0 评论 -
IC基础知识11-时序逻辑电路
目录1. 简介2. 分类3. 时序电路分析流程4. 时序电路分析举例5. 时序电路设计6. 时序电路设计举例-序列检测器1. 简介时序逻辑电路指电路的输入不仅与输入有关,还与当前电路的状态有关,一般由组合逻辑电路和存储电路构成,并时序逻辑电路中存在反馈。2. 分类时序逻辑电路分为同步时序电路和异步时序电路,其中同步时序电路指的是电路中所有的触发器共用一个时钟源。3. 时序电路分析流程根据电路图确定输出方程各触发器的驱动方程将驱动方程代入相应触发器的特性方程,求出状态方程根据状态方程,列出原创 2021-04-07 16:58:57 · 1950 阅读 · 0 评论 -
IC基础知识10-锁存器和触发器
目录1. 简介2. 锁存器2.1 SR锁存器2.2 特性表和特性方程2.3 由与非门构建的RS锁存器2.4 门控SR锁存器2.5 门控D锁存器3. 触发器3.1 主从D触发器3.2 特性表和特性方程3.3 维持阻塞D触发器3.4 JK触发器3.5 T触发器4. 锁存器和触发器的区别5. 建立时间和保持时间1. 简介锁存器和触发器统称为双稳态电路,它们具有存储数据的功能,是构成各种时序电路的基本单元2. 锁存器2.1 SR锁存器当S=0,R=0时,电路状态不变,故电路具有记忆功能当S=1,R=原创 2021-04-07 15:41:14 · 2438 阅读 · 0 评论 -
IC基础知识9-组合逻辑电路
目录1. 简介2. 分析组合逻辑电路3. 设计组合逻辑电路4. 组合逻辑电路中的竞争冒险5. 常见逻辑电路1. 简介组合逻辑电路的功能特点是任意时刻的输出仅仅取决于该时刻的输入,与电路原来的状态无关。2. 分析组合逻辑电路根据组合逻辑电路得到逻辑表达式化简逻辑表达式画出真值表确定逻辑功能3. 设计组合逻辑电路确定输入输出画出真值表通过卡诺图化简得到最简表达式画出逻辑电路4. 组合逻辑电路中的竞争冒险逻辑门电路的两个输入信号同时向相反的逻辑电平跳变,而跳变的时间有差异的现原创 2021-04-07 10:10:16 · 784 阅读 · 0 评论 -
IC基础知识8-逻辑代数
文章目录1. 逻辑代数常用公式2. 最小项3. 逻辑函数化简4. 化简多输出逻辑函数1. 逻辑代数常用公式其中较难的公式是第4条,只能强记2. 最小项最小项:一个逻辑函数可以用乘积项之和来表示。最小项的特点:3. 逻辑函数化简二变量卡诺图:三变量卡诺图:四变量卡诺图:卡诺图化简原则:同一个方格可以被不同的包围圈重复包围,但新增的包围圈中一定要有新的方格。包围圈内的方格要尽可能的多,包围圈的数目要尽可能的少。4. 化简多输出逻辑函数...原创 2021-04-06 20:54:24 · 351 阅读 · 0 评论 -
IC基础知识6-门电路
目录1. 非门2. 与非门3. 或非门4. 与门5. 或门6. 传输门7. 选择器8. 问题小结1. 非门NMOS和PMOS串联2. 与非门只有当两个输入为1时,输出为0,因此NMOS串联3. 或非门只有当两个输入为0时,输出才为1,因此PMOS串联4. 与门与非门+非门5. 或门或非门+非门6. 传输门NMOS和PMOS并联,低电平使能时实现双向传输,高电平,端口呈现高阻态。7. 选择器下图实现的选择器只需要6个MOS管,3个PMOS和3个NMOS而如果采用Out=原创 2021-04-06 11:38:23 · 6692 阅读 · 0 评论 -
IC基础知识5-版图识别
目录1. 区分N管和P管2. 识别接触孔3. 识别栅极4. 识别源极和漏极5. 识别串并联关系1. 区分N管和P管为了正常工作,CMOS芯片必须保证工作是衬底和管子形成的PN结反偏,因此P管需要接电源VDD, N管接低GND2. 识别接触孔版图中黑色的方框就是接触孔,一般只有源极或者漏极有。3. 识别栅极版图中竖着穿过P区和N区的长条结构就是栅极4. 识别源极和漏极一般NMOS接地端是源极,另一半是漏极;PMOS接电源端是源极,另一半是漏极。5. 识别串并联关系红框区域既是NM原创 2021-04-06 10:18:59 · 8049 阅读 · 2 评论 -
IC基础知识4-MOS管
1. 基础知识1.1 简介有结型场效应管(JFET),和金属-氧化物-半导体场效应管(MOSFET)以N沟道JFET为例:它在一块N型半导体材料两边高浓度扩散制造了两个重参杂P+区,形成两个PN结,两个P+区引出栅极G,两个PN结之间的N型半导体构成导电沟道,在N型半导体的两端分别引出源极S和漏极D.增强型NMOS管为例:它是利用半导体表面的电场效应进行工作的,由于栅极处于绝缘状态,因此也称绝缘栅场效应管,以P型硅片作为衬底,其上扩散两个重参杂的N+区,分别作为源区和漏区,在源区和漏区之间的衬底表原创 2021-04-02 15:29:06 · 1847 阅读 · 2 评论 -
IC基础知识3-输入阻抗和输出阻抗
1. 计算方法输入阻抗:通过在输入端加上一个电压源U,测试输入端的电流I,则输入阻抗Rin=U/I。输入阻抗越大越好,电阻越大,可以得到的分压越大,驱动能力越强。输入阻抗越大,相对应的电源内阻就会显得越小。输出阻抗:又称为内阻,不接负载的情况下测得输出端的电压U/I。因此Ro越小越好,因为内阻越小,自身损耗也就越小,带负载能力就越强。2. 计算举例如图所示为阻容耦合共射放大电路,取β = 100,rbe = 1k其交流等效模型:则电路放大倍数:信号源放大倍数:输入阻抗:Ri = Rb原创 2021-04-01 19:26:02 · 8925 阅读 · 1 评论 -
IC基础知识2-三极管
1. 简介三极管有两种:NPN管和PNP管,三个接口分别为基极(B)、发射极(E)、集电极©;有三种工作状态:截至状态、放大状态、饱和状态;截至状态:发射结反偏,集电结反偏 Vb<Vc, Vb<Ve (NPN)放大状态:发射结正偏,集电结反偏 Vb>Vc, Vb<Ve (NPN)饱和状态:发射结正偏,集电结正偏 Vb>Vc, Vb>Ve (NPN)放大状态的原理:NPN管的P管很薄,发射结正偏,导致N管的电子通过扩散作用到达P管,小部分中和了P管的空穴,形成基原创 2021-04-01 15:51:29 · 1740 阅读 · 0 评论 -
IC基础知识1-二极管
1. 简介二极管又称为PN管,由P型半导体和N型半导体结合而成。其中P型半导体通过在硅或者锗中添加3价硼元素得到,其多子为空穴;N型半导体添加5价磷元素得到,其多子为自由电子。之后,两边的多子向对方运动,但是P型的空穴扩散到N型区之后,本身会形成负离子,N型半导体的电子向P区扩散,会形成正离子,正负离子形成的内电场限制了多子的进一步扩散,这个电场构成的电压就是我们的导通电压。因为当内电场消失时,有利于扩散运动,此时的PN结非常的薄,形成了扩散电流,二极管导通。2. 应用稳压二极管:工作在反向击穿区原创 2021-03-31 16:51:59 · 1716 阅读 · 0 评论 -
glitch free 时钟选择电路
文章目录1. 产生毛刺的原因2. 两个时钟源频率成倍数关系3. 针对两个异步时钟源的切换1. 产生毛刺的原因时钟在另一个时钟为高电平的时候进行切换才会导致毛刺的现象,因此我们需要采用下降沿采样的方式来阻止这种情况2. 两个时钟源频率成倍数关系reg out1;reg out0; always @(negedge clk1 or negedge rst_n)begin if(rst_n == 1'b0)begin out1 <= 0;原创 2020-09-22 19:16:32 · 645 阅读 · 0 评论 -
IC常用知识3-亚稳态小结
文章目录1. 什么是亚稳态,产生的原因,如何处理?2. 亚稳态窗口3. 平均无故障时间(MTBF)4. 同步器5. 亚稳态检测电路1. 什么是亚稳态,产生的原因,如何处理?答:亚稳态是指触发器无法在规定的时间到达一个确定的状态。是由于触发器的Tsetup Thold违约造成的,当触发器进入亚稳态,会导致不能预测它的输出,并且这种不确定性会沿着电路传递下去。理论上亚稳态不能消除,只能降低,亚稳态可以通过两级或多级寄存器同步来处理。降低时钟频率提高时钟质量(指提高时钟的上升速度,可以减小亚稳态窗口,从原创 2020-09-22 10:27:32 · 711 阅读 · 0 评论 -
锁相环倍频小结
文章目录1. 锁相环(PLL)1.1 PLL与倍频器2. 压控震荡器3. 倍频器的种类4. 举例1. 锁相环(PLL)原理:锁相环是一种利用反馈控制原理实现相位和频率同步的技术,一般由鉴相器,滤波器,压控震荡器和分频器构成,它的作用是将电路输出的时钟与其外部的参考时钟保持同步。应用:在通信机等所使用的振荡电路,其所要求的频率范围要广,且频率的稳定度要高。无论多好的LC振荡电路,其频率的稳定度,都无法与晶体振荡电路比较。但是,晶体振荡器除了可以使用数字电路分频以外,其频率几乎无法改变。如果采用PLL(原创 2020-09-21 23:17:40 · 8495 阅读 · 0 评论 -
奇分频和偶分频总结
文章目录1. 偶分频电路2. 奇分频电路3. 3分频电路的的电路结构5. 分数分频6. 任意分频-基于相位累加器原理1. 偶分频电路倍数K = f1/f2;常数N = K/2;设计思路1:主要通过计数器累加到N-1当累加到N-1时信号翻转设计思路2:计数器累加到K-1时钟分别在N-1和K-1上取反module even_divider( clk_in, //1024HZ rst_n, clk_out);//1HZparameter N = 512;input wire原创 2020-09-21 22:40:53 · 2085 阅读 · 0 评论 -
流水线总结
文章目录1. 流水线2. 经典五级流水3. 流水线冒险4. 相关题目1. 流水线定义:流水线通过在较长的组合逻辑路径中插入寄存器降低了组合逻辑的路径,从而增加了时钟频率并提高了性能。关键路径:最大组合延迟的路径2. 经典五级流水取值(IF)-译码(ID)-执行(EX)-访存(MEM)-写会(WB)IF从存储器中获取指令并放入指令寄存器(IR)IR保存下个时钟周期所需的指令PC值递增4,指向下一个指令地址ID分析IR中的指令并访问寄存器堆以读取寄存器将通用寄存器的输出读入原创 2020-09-20 23:56:07 · 446 阅读 · 0 评论 -
低功耗设计总结
1. 功耗分类1.1 浪涌电流浪涌电流指器件上电时产生的最大瞬时输入电流,它在应用中也称为启动电流。基于SRAM的FPGA也有很突出的浪涌电流,因为上电时这些期间没有配置,需要从外部存储器中下载数据来配置其编程资源1.2 静态功耗静态功耗也称为待机功耗,包含有电路中晶体管的漏电流所导致的功耗1.3 动态功耗动态功耗也叫开关功耗,是门电路输出切换时,由逻辑转换所引起的功耗2. 结构级降低功耗技术高级门控时钟动态电压频率调节(DVFS) :读频率不敏感的应用降低时钟频率和供电电压基于缓存原创 2020-09-20 19:45:25 · 1570 阅读 · 0 评论 -
IC常用知识10-同步复位和异步复位小结
自动生成文章目录1. 同步复位的优点2. 同步复位的缺点3. 异步复位的优点4. 异步复位的缺点5. recovery time 复位恢复时间6. removal time:去除时间7. 异步复位,同步释放1. 同步复位的优点同步复位一般能确保电路是100%同步的同步复位会综合为更小的触发器,特别在该复位信号被触发器的输入逻辑门控时同步复位确保复位只发生在有效时钟沿。时钟可以作为过滤掉复位毛刺的手段2. 同步复位的缺点同步复位可能需要一个脉冲展宽器,以保证复位信号能出现在时钟有效沿出。在原创 2020-09-19 19:52:49 · 762 阅读 · 0 评论 -
IC常用知识9-Verilog状态机小结
自动生成文章目录1. FSM的分类2. FSM的设计流程3. Moor型和Mealy型状态机的区别4. 编码方式5. 状态机的描述方式6. 什么时候使用状态机6. 小结7. 相关简答题7.1 在组合电路中不用非阻塞赋值的原因7.2 一段式状态机和二段式状态机,三段式状态机分别对应的优缺点7.3 状态机的三要素FSM:是时序电路设计中常用的一种设计方式,尤其适用于控制模块。在RTL级设计时,可以将设计分为数据部分和控制部分,其中数据部分通常是功能单元,设计容易。而控制部分通常可以用FSM来实现。实践证明,在原创 2020-09-19 18:47:54 · 2248 阅读 · 2 评论 -
IC常用基础知识1-setup time和hold time 总结
文章目录1. 静态时序分析与动态时序分析2. 同步设计中的建立时间和保持时间3. 时钟相关的概念3.1. 时钟偏移(skew)3.2. 时钟抖动(jitter)3.3 占空比(Duty Cycle Distortion)4. 异步信号中的恢复时间和撤销时间5. Timing path6. 到达时间和需求时间7. launch和capture edge8.setup time和hold time时序图9. 另一种表达方式10. 相关问题10.1问题110.2 问题210.3 问题310.4 问题410.5 问原创 2020-09-18 21:29:34 · 24252 阅读 · 5 评论 -
MOS管和三级管基础知识总结
晶体管用作开关时,工作在截止和饱和区CMOS管用作开关时,工作在可变电阻区和截止区,用作放大电路时,一般工作在恒流区(也称为饱和区,放大区)稳压管的稳压区是工作在反向截止区1. 三极管1.1 分类NPN型三极管, PNP型三极管1.2 符号表示1.3 三极管的输出特性1.4 工作状态判定1.5 电流放大作用三极管的电流放大作用1)三极管放大的外部条件:外加电源的极性应使发射结处于正向偏置状态,而集电结处于反向偏置状态。2)电流分配规律 Ie=Ic+Ib3)三极管电流放大的实.原创 2020-09-18 15:26:43 · 4905 阅读 · 0 评论 -
同步FIFO和异步FIFO总结
文章目录1. FIFO简介2. 使用场景3. 分类4. FIFO的常见参数5. FIFO设计5.1 空满标志生成5.2 异步FIFO的设计还要注意跨时钟域问题5.3 gray码如何判断空满`6. 同步FIFO实现`7. 异步FIFO实现8. 对FIFO进行约束9. 关于异步FIFO最小深度的计算9.1 写时钟快于读时钟,写和读的过程中没有空闲周期9.2 写时钟频率大于读时钟频率,但在读写的过程中存在空闲周期9.3 写时钟慢于读时钟,且读写过程中没有空闲周期9.4 写时钟频率小于读时钟频率,但读写过程中存在空原创 2020-09-17 17:06:09 · 17540 阅读 · 9 评论