VHDL 芯程课程小记,同步电路设计的,输入信号也要听过时钟沿进行同步设计

同步电路设计对tb的要求是,产生的输入信号也必须是D触发器经统一时钟输出的信号。这样所有信号在仿真波形上显示起来才是完全符合时序要求的信号波形(即D触发器的输出比输入延迟1T)

这是我开始写的tb 文件 

出现的波形是这样的。 

 

上面所说的同步设计是:

 出现的波形是这样的

 

  • 1
    点赞
  • 1
    收藏
    觉得还不错? 一键收藏
  • 0
    评论
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值