数字逻辑基础与Verilog设计——第三次实验过程记录

**数字逻辑基础与Verilog设计第三次实验过程记录
**
具体实验步骤如下：
一.实验2-1 4位全加法器
1. 打代码，过程如图所示:2.程序运行，过程如图所示：
3.联合，过程如图所示：
4.仿真，过程如图所示：
二.实验4-1过程如下所示
1.编辑程序代码，过程如图所示：
2.程序运行，过程如图所示：
3.联合，过程如图所示：
4.仿真，过程如图所示：