用铁电存储器FRAM让穿戴式设备更省电

可穿戴设备应用中的显示屏消耗了大部分电池电力。解决方法之一是直接提高电池容量，但是大容量电池会加大尺寸和重量，对可穿戴设备不合适，尤其是在市场不断追求更小型化的新款产品时更是如此。更具挑战性的是电池技术的发展跟不上日益增长的系统需求……

在可穿戴设备中电池使用寿命对于良好的用户体验至关重要。可穿戴设备应用中的显示屏消耗了大部分电池电力。解决方法之一是直接提高电池容量，但是大容量电池会加大尺寸和重量，对可穿戴设备不合适，尤其是在市场不断追求更小型化的新款产品时更是如此。更具挑战性的是，电池技术的发展跟不上日益增长的系统需求。因此最大限度降低显示屏功耗成为可穿戴设备市场的关键设计因素。

由于可使用多种功耗模式并结合不同的唤醒次数，因此开发人员可根据应用需求降低总功耗水平。当显示器处于使用状态时，存储器将根据何时被访问以进行突发读取，而交替处于工作模式和待机模式。当显示器需要短时间暂停使用时，可使用深度待机模式。当显示器将在较长时间内停止使用时，可使用休眠模式。

图1：基于赛普拉斯PSoC6+ExcelonFRAM的显示器解决方案（来源：赛普拉斯）

图1所示的是使用串行FRAM的典型实现方案。CPU负责将初始显示数据写入到帧缓存。写入后LCD控制器将来自FRAM帧缓存器的数据周期性刷新至LCD显示器。在设计时采用FRAM，能为可穿戴设备显示器提供每秒>30帧（fps）的刷新率。采用QSPIFRAM在各种分辨率的显示器上提供的典型fps如下表所示。

除了用作显示缓存，非易失性FRAM还能用作预渲染图像存储器，从而释放闪存空间。这样还能为帧缓存节省初始设置时间。过去的做法是在加电或从低功耗模式唤醒时，从闪存将数据和/或显示模板复制到帧缓存。使用非易失性存储器可以释放系统，从而加快启动时间。图2所示的是显示应用中微控制器的典型功耗特征。最大功耗发生在渲染和传输需要显示的图像期间。使用预渲染图像可缩短微控制器的工作时间，减少这一额外功耗。

图2：微控制器功耗特征（来源：赛普拉斯）

低功耗设计
显示应用通常采用320×240分辨率和每像素16位的显示器。这种显示器需要150KB容量的显示缓存。一片4Mbit的串行FRAM能保存三帧这样大小的图像。一般情况下可穿戴设备的显示器尺寸和分辨率更小，需要的显示缓存也更小。在用作显示缓存时，串行FRAM工作在存储器映射模式下，以便CPU和访问其他内部存储器一样访问串行FRAM。在本例中显示控制器使用PSoC6中的通用数字模块（UDB）、串行存储器接口模块（SMIF）和直接存储器访问（DMA）来实现，以实现低功耗刷新操作（参见图4）。显示控制器（UDB）将生成用于显示的控制信号，包括HSync、VSync、DataEnable（DE）和DotClock。由于UDB只有一个四字节FIFO，因此将内部SRAM用作行缓存。与帧缓存相比，行缓存很小，不需要大容量内部SRAM。

图3：采用串行存储器的集成LCD控制器架构（来源：赛普拉斯）

显示控制器刷新率的表达方式是每秒帧数（fps）。Vsync脉冲表示每帧的开始。在每一帧中都有多条行与水平显示行相对应。Hsync脉冲表示每行的开始。每个Hsync脉冲内的数据用点时钟（DotClock）计时，如图4所示。

图4：显示器刷新周期（来源：赛普拉斯）

在每个水平同步脉冲前，通过触发DMA，从外部FRAM向SRAM复制行缓存。由于DMA无需CPU干预，因此CPU可以保持休眠模式以节省电力。在每个点时钟上，由行缓存（SRAM）至显示控制器（UDBFIFO）初始化DMA。显示控制器将向显示总线输出数据和正确的控制信号。两个帧刷新周期间的时间被称为空白期（具体为垂直空白），可用来更新FRAM帧缓存。

总功耗与CPU+帧缓存+显示模块消耗的功耗呈函数关系。如果CPU和显示模块使用串行或并行存储器产生的功耗保持不变，则因串行FRAM和并行SRAM电流消耗不同而观察到的功耗差异显示如下。

使用IS61/64WV25616EFALL进行比较

与传统的显示缓存相比，FRAM不仅功耗更低，而且引脚数更少、封装更小。可将FRAM用作通用帧缓存，并与带有内置显示控制器的控制器搭配使用。除了最大限度地降低功耗以外，铁电存储器芯片也能用于可穿戴设备的非易失性存储从而提高效率。

可穿戴设备市场正呈现爆发性增长态势，富于想象力的设计人员正在创造外型更小巧的产品。电池使用寿命长、功耗水平低是打动消费者购买的关键制胜因素。为了实现这一目标主要策略是最大限度降低显示屏的功耗水平。使用FRAM取代传统的SRAM显示缓存是一种理想方法。